Mississippi State University.;
机译:绝缘体上部分耗尽的CMOS技术中的耐漏电低摆电路风格
机译:所有CMOS带隙基准电压源的带隙核心和启动电路设计
机译:使用CMOS差压电流传输器的新型带隙基准电压电路
机译:低于1 V VLSI的超低泄漏功率策略:部分耗尽绝缘体上硅(PD-SOI)CMOS技术的新颖电路样式和设计方法
机译:部分耗尽的SOI CMOS中的辐射硬化模拟电路。
机译:超低功率高温和辐射硬互补金属氧化物半导体(CMOS)绝缘体上硅(SOI)电压基准
机译:基于0.18μm工艺技术的带补偿电路的基于Cmos的带隙基准电压的设计与仿真