一种基于40nm CMOS工艺的新型温度补偿、高电源抑制比的带隙基准源

徐成阳

首页> 中文期刊> 《电子产品世界》 >一种基于40nm CMOS工艺的新型温度补偿、高电源抑制比的带隙基准源

一种基于40nm CMOS工艺的新型温度补偿、高电源抑制比的带隙基准源

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

基于TSMC40LP工艺设计了一种新颖的温度补偿、高电源抑制比的带隙基准源.本设计采用全MOSFET设计,工作于1.1 V电源电压,通过将MOSFET偏置在零温度系数工作点,并结合温度补偿技术和有源衰减电路,实现在-40 ℃~125 ℃内温度变化系数为6.6 ppm/℃,低频下电源抑制比为93 dB,高频下电源抑制比为56 dB,与此同时,利用阻抗调试对环路稳定性进行了补偿.

著录项

来源
《电子产品世界》 |2018年第4期|52-55|共4页
作者
徐成阳;
展开▼
作者单位

电子科技大学微电子与固体电子学院,四川成都 610054;

展开▼
原文格式 PDF
正文语种 chi
中图分类
关键词
带隙基准; 全CMOS; 低电源电压; 曲率补偿; 高电源抑制比; 零温系数点;

相似文献

中文文献
外文文献
专利

1. 一种高电源抑制比、高阶温度补偿CMOS带隙基准源 [J] . 李盛林 . 中国集成电路 . 2012,第005期
2. 一种具有温度补偿、高电源抑制比的带隙基准源 [J] . 何捷 ,朱臻 ,王涛 . 复旦学报：自然科学版 . 2001,第1期
3. 一种新型的高电源抑制比带隙基准源的设计 [J] . 牛宗超 ,杨发顺 ,吴宗桂 . 贵州大学学报（自然科学版） . 2010,第002期
4. 基于新型启动电路的高电源抑制带隙基准源 [J] . 翁强 ,张云珠 ,吴建辉 . 固体电子学研究与进展 . 2008,第2期
5. 一种高电源抑制比带隙基准源 [J] . 周志兴 ,来强涛 ,姜宇 . 微电子学与计算机 . 2019,第5期
6. 低温漂高电源抑制的CMOS带隙电压基准源 [C] . 韩俊 ,王卫东 . 中国电子学会电路与系统学会第二十二届年会 . 2010
7. 一种曲率补偿高电源抑制比的带隙基准源设计 [A] . 吴谨 . 2010

一种基于40nm CMOS工艺的新型温度补偿、高电源抑制比的带隙基准源

摘要

著录项

相似文献

相关主题

期刊订阅