レベル可変ワード線ドライバを用いてプロセスばらつき耐性を向上した40nm CMOSプロセス0.179μm~2セル2電源SRAM

摘要

デバイススケーリングによる素子特性ばらつき増大への対策として，ロジック電源より200mV高いメモリセル専用電源を導入し，ワード線電位を2電源間の9段階に分割した任意のレベルに設定可能なワード線ドライバ，および読み出し/書込みでのセル電源動的制御回路を提案した．これにより，従来よりも小さなセルトランジスタを使用しても安定動作が可能となるため，同一デザインルールでより高密度なセルを実現できる．40nm CMOSプロセスにおいて，スケーリングトレンドに比べ10%小さい0.179μm~2セルを使用した512Kb SRAMを試作し，3桁以上のセル不良率改善を確認した．%We present a dual-power-supply SRAM with 0.179μm~2 cell in 40nm CMOS, which is 10% smaller than the SRAM scaling trend. To improve the cell stability, the level-programmable wordline driver and dynamic array supply control are introduced. The cell failure rate is improved more than three orders of magnitude.