一种干法刻蚀形成高深宽比CISDeep-PWellIMP掩模的工艺方法的探究

摘要

为有效提升CIS(CMOS Image Sensor)器件的FWC(FullWellCapacity),需要将更高能量的DWPIMP注入到更小的spacepattern区,相比较单一的光刻胶,引入TRL(Tri-Layer:PR/SiHM/SOC)并使用干刻方法能有效地形成了high-aspect-ratio(高深宽比,>20)的图案掩模.其中,DPWIMP阻挡掩模可以做到更厚,约4.2μm,DPWpattern的space可以做到更小,约0.2μm.该工艺革新为后续deeperDPWIMP,pixelshrinking,同时提升CIS器件的FWC光素性能提供了可能,针对引入TRL的干刻工艺的主要建立过程予以技术说明.