摘要
Abstract
前言
第一章 CMOS集成电路清洗工艺的历史及挑战
第一节 集成电路发展的历史
1.1.1 什么是集成电路
1.1.2 集成电路的分类
1.1.3 集成电路发展的历史
1.1.4 CMOS集成电路发展所面临的挑战
第二节 集成电路清洗工艺发展的历史及挑战
1.2.1 集成电路清洗工艺发展的历史
1.2.2 集成电路污染物的分类
1.2.3 湿法清洗工艺
1.2.4 干法清洗工艺
1.2.5 集成电路清洗工艺的设备
1.2.6 集成电路清洗工艺发展的挑战
第二章 CMOS集成电路生产工艺流程及栅氧化层预清洗
第一节 CMOS集成电路生产工艺流程
2.1.1 CMOS反相器
2.1.2 主要工艺模块
2.1.3 单晶硅外延(Epitaxy)
2.1.4 浅沟槽隔离(STI)
2.1.5 阱工程(Well)
2.1.6 栅工艺(Gate)
2.1.7 NMOS轻掺杂漏极(NLDD)和袋状(Pocket)注入工艺
2.1.8 PMOS轻掺杂漏极(PLDD)和袋状(Pocket)注入工艺
2.1.9 间隙壁工艺(Spacer)
2.1.10 源漏极注入工艺(Source/Drain IMP)
第二节 栅氧化层生长的预清洗工艺
2.2.1 栅氧化层预清洗工艺原理
2.2.2 光刻胶去除溶液(SPM)工艺原理
2.2.3 快速倾卸冲洗热水槽(HQDR)工艺原理
2.2.4 稀释氟化氢溶液(DHF)工艺原理
2.2.5 溢水槽(OF)工艺原理
2.2.6 一号标准液(SC1)工艺原理
2.2.7 快速倾卸冲洗水槽(QDR)工艺原理
2.2.8 二号标准液(SC2)工艺原理
2.2.9 干燥处理槽(Dry)工艺原理
第三章 牺牲氧化层的湿法蚀刻对栅氧化层生长的影响
第一节 硅表面特性随氢氟酸蚀刻时间的变化
3.1.1 表面吸附
3.1.2 氢终止
3.1.3 憎水和亲水表面
第二节 稀氢氟酸蚀刻率的变化
3.2.1 湿法蚀刻及工艺参数和特点
3.2.2 稀氢氟酸蚀刻率及变化因素
第三节 现实大规模量产中出现的问题
3.3.1 浅沟槽隔离(STI)与倒角(Divot)
3.3.2 0.13μm工艺牺牲氧化层的过蚀刻率
3.3.3 现行牺牲氧化层的过蚀刻率对电性的影响
3.3.4 现行牺牲氧化层的过蚀刻率对良率(Yield)的影响
第四章 牺牲氧化层的湿法蚀刻过蚀刻率的优化
第一节 牺牲氧化层的湿法蚀刻工艺优化条件的选择
4.1.1 补偿法
4.1.2 批数周期(Life Count)缩短法
4.1.3 湿法蚀刻过蚀刻率优化法
第二节 牺牲氧化层过蚀刻率优化的可行性
4.2.1 过蚀刻率优化法的工艺可行性
4.2.2 过蚀刻率优化法的量产可行性
第三节 牺牲氧化层过蚀刻率优化的试验设计
4.3.1 工艺试验设备
4.3.2 工艺试验材料
4.3.3 工艺试验方法
4.3.4 牺牲氧化层过蚀刻率优化实验测试结果及讨论
4.3.5 优化方案的认证(Qualification)
第五章 总结及优化方案的效益评估
参考文献
致谢
复旦大学;
