SOI薄膜（FD）器件模拟技术—深亚微米全耗尽SOIMOSFET阈值电压模型及新器件结构的研究

摘要

SOICMOS电路因具有低结电容、二级效应小以及消除了闩锁效应、适于低压低功耗工作等优点，现已广泛的应用于高速低功耗IC设计领域。 鉴于CMOS集成技术在现代VLSI领域中的重要地位，以及电子设计自动化(EDA)在集成电路设计中的普遍应用，作为设计方和IC制造方互相联系的环节，MOSFET器件的集成模型一直受到人们的关注。 随着栅长缩小至深亚微米范围，小尺寸效应给SOI器件带来了新的挑战。一方面，在SOI器件的建模中，必须考虑沟道长度缩短所带来短沟道效应，以及特有的体浮置带来的浮体效应问题。另一方面，为了实现器件的特征尺寸向更小的技术节点迈进，SOI器件从结构，材料上进行革新，改善器件性能，提高栅控能力，器件也由平面结构向3D结构发展。 本文从模型与结构上针对小尺寸效应提出新的观点。在介绍了SOI的发展及SOI制备技术的基础上，针对HALO工艺的SOIMOS器件提出了新的阈值电压模型，模型较好地反应了器件沟道和隐埋层二维电势分布，以及短沟道效应对阈值电压的影响，并通过MEDICI二维器件模拟软件对单栅SOIMOS的器件特性做了深入探讨，验证了模型的准确性。在第四章重点讨论了SOI结构的发展，提出了一种新的MGate-SOIMOS器件，通过DAVlNCI三维器件模拟软件进行研究，对MGate-SOIMOS器件的特性做了一定的有益探讨。第五章对SOIMOS的模型与结构提出了展望。

目录

文摘

英文文摘

声明

第一章概述

1.1体硅MOS的发展现状

1.2 SOI MOSFET的发展

1.2.1 SOI MOSFET的分类

1.2.2背栅效应

1.2.3短沟道效应

1.2.4浮体效应

1.2.5自加热效应

1.2.6 SOI MOSFET电路的特点

1.3深亚微米SOI器件模型面临的问题

1.4本课题研究的目的和意义

第二章SOI材料制备技术

2.1 SOI材料的发展

2.2 SOI的主要制备工艺

2.2.1键合再减薄(BESOI)技术

2.2.2注氧隔离(sIMOX)技术

2.2.3 Smart-Cut技术

2.2.4外延层转移(ELTRAN)技术

2.2.5 NanoCleaveTM技术

第三章SOI MOS阈值电压解析模型

3.1阈值电压模型分类

3.2 SOI MOS阈值电压模型发展概述

3.3 FD S0IMOS阈值电压模型

3.3.1 FDSOI表面电势模型

3.3.2阈值电压求解

3.4 HALO结构FD SOIMOS阈值电压模型

3.4.1结构与模型

3.4.2模型的验证与讨论

3.4.3忽略隐埋层二维效应的阈值电压模型

3.4.5隐埋层二维效应对模型的影响

3.5小结

第四章新型多栅全耗尽SOI器件研究

4.1多栅器件的发展

4.1.1双栅的器件

4.1.2平面双栅器件

4.1.3 FinFET器件

4.1.4 IT-FET(Inverted T channel FET)器件

4.1.5三栅器件

4.1.6围栅器件

4.2多栅器件的栅控能力研究

4.3新型MG-SOIMOS结构

4.3.1器件结构

4.3.2模拟结果与讨论

4.4.3小结

第五章 FD-SOIMOS的未来展望

致谢

参考文献

附录：作者在攻读硕士学位期间发表的论文