纠错码

摘要： 卫星上常用的静态随机存储器(SRAM)型现场可编程门阵列(FPGA)器件易受到空间环境中高能粒子辐射发生单粒子翻转,从而可能导致电路出现故障,引起卫星无法正常工作。针对此问题,文章采取的抗单粒子翻转方法是通过FPGA的内部访问接口(ICAP),对配置数据进行回读刷新,并使用纠错能力更强的RM(2,5)码来替代常用的FRAME_ECC纠错码,最高可以支持对3个比特位的翻转进行检错纠错,进一步提高了系统的纠错能力。除此外,还对刷新控制电路部分进行三模冗余加固处理,降低了刷新控制电路出现单粒子翻转的可能性。并且对冗余模块增加错误判断,可及时识别冗余部分是否发生单粒子翻转,避免由于错误累积可能导致多个冗余模块发生故障的现象。通过以上措施的改进,提高了系统的可靠性。同时在布局布线过程中,将待刷新电路与刷新控制电路进行分布式布局,使得对待刷新电路帧地址的确定更加方便。最后,通过实验仿真论证了改进后的内部刷新系统容错率是传统内部刷新系统的2.56倍。

摘要： 针对强干扰信道条件下密码可靠同步传输问题,研究基于线性移位寄存器序列的纠错码,给出了其编码方法及快速哈达玛变换译码算法,并对该编码的纠错能力进行了分析,推导出同步码可靠传输的概率计算公式。假定信道误码率为0.05、0.1、0.15条件下,将该纠错码与RS码、重复码进行比较研究,当码率相当时,传输可靠性更高。

摘要： IP供应商Rambus日前宣布已签署协议,收购设计公司Hardent。Rambus表示,此次收购增强了其工程师团队,并加速了下一代数据中心CXL处理解决方案的开发。凭借20年的半导体经验,Hardent的硅设计、验证、压缩和纠错码专业知识为Rambus提供了关键资源CXL内存互连计划。此外,Hardent还为Rambus Silicon IP产品组合带来了互补的IP和服务,扩大了汽车和消费电子应用领域的客户群。Rambus表示,该交易预计将于今年第二季度完成,不会对其业绩产生重大影响。

摘要： 为了提高北斗卫星导航系统定位、导航、授时等服务的精确性,减弱空地信道噪声的干扰,北斗卫星导航系统采用循环码BCH(15,11)作为前向纠错码.在北斗卫星导航系统空间信号接口控制文件中提出校正子错误图样查表的译码方法,此译码算法需要预先存储错误图样,译码时,先用除法电路得到校正子,再查表得到错误码,查找、匹配费时,具有较大的延时,效率不高.针对此种的BCH(15,11)硬判决译码算法性能低下问题,本文提出了一种基于循环长除法的BCH(15,11)硬判决快速译码算法,该算法只利用有限域F2中的循环长除法即可快速译码,不需要存储错误图样,也不需要解BM(Berlekamp-Massey)方程,硬件实现只需要循环移位和模2相加,组合逻辑电路即可实现;若软件实现时,CPU和内存占用资源少,理论和仿真证明,此算法有效可行,译码速度快,软硬件实现简单易行,适合工程化实现和应用,是实际接收机的良好选择.

摘要： 本文对乌兰察布广播电视台3频道高标清数字硬盘播出的二级存储系统设计进行分析,通过采用分布式NAS存储架构,该系统采用副本及纠错码等技术,系统性能及容量随节点数增加呈线性增长,满足播出内容存储等方向的业务应用,为今后存储扩容提供了有利的保障.

摘要： McEliece与Niederreiter加密体制是现今最著名的基于纠错编码的公钥密码体制,被认为是少数几个可以抵抗量子计算机攻击的方法之一.由于基于Goppa码的传统公钥密码体制公钥占用内存空间相对大、码率低,因此其应用受到较大限制.而基于QC-LDPC码的加解密方案,利用其准循环特性能降低公钥存储空间,提高编码码率,为基于纠错编码的密码体制应用提供了新的机遇.首先介绍了QC-LDPC码构造的公钥密码体制,其次分析了其安全性和公钥大小,最后分析了密码体制的解密成功率,并论述了目前基于Q译码器的改进方案.此方案可以提高M体制的安全性和解密成功率.

摘要： 针对恶劣条件下,数据远距离传输中可靠性不高的问题,提出了基于FPGA的两级冗余编码系统.该系统通过硬件优化和软件优化相结合的方式,来提高数据传输过程中的稳定性.在硬件电路中,通过添加驱动器和均衡器,增强信号的传输能力;在软件逻辑方面,通过两级嵌套编码,字内编码实现字内的一位纠错,字间编码实现字内的多位纠错,字内纠错和字间纠错相结合的编码方式,来实现对数据传输过程的纠错.环境试验结果表明,在240 m的双绞线上,两级冗余编码的传输系统可以以600 M b/s的速率正确传输.相对于单一编码方式编码,两级冗余编码方案极大地降低了数据传输过程中的误码率,提高了传输系统的可靠性.

摘要： 为了减轻水下自主航行器(AUV)在无线充电过程中不断变化的电池等效阻抗及海流冲击造成的互感变化对无线电能传输系统的传输功率及效率造成的影响,提出了一种基于无线供电的数据传输系统设计方案,实现初、次级侧通讯功能,形成无线电能传输过程的闭环控制,保证充电过程平稳、高效;系统使用dsPIC30f4012芯片产生变化频率的互补方波信号,驱动逆变器产生调制后的能量信号;此外综合考虑了能量传输和数据传输性能指标,对系统参数进行优化;在数据编码中加入了纠错和同步机制,提高传输准确率;完成了硬件实验平台的搭建,验证了系统可行性,并测试了不同条件下系统的性能指标;实验结果表明:系统在0 dB信噪比时,可实现稳定0误码率数据传输,满足实际工作环境下的应用需求.

摘要： 随着航天元器件产业的茁壮发展作为非易失性存储种类之一的Nand Flash,发挥着越来越重要的作用.由于Nand Flash的物理结构特点,容易发生错误.如何保证数据的可靠性,成为Nand Flash应用能否成功的关键之一.因此,采用纠错码的纠错控制技术成为Nand Flash应用的关键一环.纠错码是一种差错控制技术,目前已经广泛应用于各种通信系统和计算机系统中.纠错编码主要用于数字系统差错控制,对于保证航天通信、存储以及信息转移有着重要的意义.因此,采用纠错码的纠错控制技术成为Nand Flash应用的关键一环.线性分组码被认为最合适在NandFlash等存储器使用,Hamming码为其中的经典代表.它克服了传统奇偶校验只能检出奇位出错,校验码冗长,不能纠错等局限性,具有任意位检错,低误码率,可纠错等特点.本文介绍了ECC中Hamming纠错码的基本原理,并基于仿真数据对hamming纠错码的功效进行验证.实验结果表明,纠错码能够检测并纠正单比特错误和检测双比特错误,但对双比特以上错误不能保证检测.

摘要： 二值文本图像水印可用于电子文本文件的安全保护，但由于二值图像像素取值空间有限、信息隐藏量少，在其中隐藏信息相对困难。本文针对二值文本图像特点，设计了一种具有一定鲁棒性的二值图像水印算法。该算法引入纠错码机制，利用BCH纠错码对原始水印信息进行编码，并在水印嵌入过程中使用了动态步长技术，使所嵌入的水印能够抵御几何攻击和噪声攻击。最后给出了鲁棒性分析和仿真结果，对所提出算法进行了验证。

摘要： 在对JPEG图像压缩域数据进行分析的基础上，提出了一种以JPEG图像为栽体的隐写算法。算法利用纠错码信息隐藏的原理，以对共享密钥进行纠错编码得到的纠错码码字为载体码字，将对秘密信息进行映射编码得到的错误图样嵌入其中，得到栽密码字;然后以块为单位，将载密纠错码码字嵌入到JPEG图像压缩域中幅值较大的AC系数中.实验及分析表明，算法在确保一定的嵌入容量的情况下，具有较好的视觉不可感知性和统计不可感知性，并且满足密码学中的“Kerchhoff准则”.

摘要： LDPC是一种具有稀疏校验矩阵的线性分组码。传统的纠错码码字都很短，很难实现长码，因为它们的编译码算法的复杂度随码长的增加呈指数级增长。而LDPC码编译码复杂度与码长呈线性关系，尤其适用于长码。介绍了一种用对角线构造LDPC的校验矩阵的方法，并采用基于近似下三角矩阵的编码算法对LPDC码进行编码，整个过程用MATLAB实现。最后对计算复杂度进行简要分析。

摘要： 针对多阶光存储信道中可能存在连续突发噪声的特点，本文引入状态分割Markov模型(Fritchman模型)分析多阶光存储信道，并提出了一种信道模型参数求解方法。该方法利用实测数据对Fritchman模型的统计特性进行拟合并列出方程求解模型参数。为了将信道的传输模型应用至信道的纠错码研究中，本文还提出了解决信道的四阶传输符号(2bits)与RS纠错码编译码的256阶群码元(8bits)大小不同这一矛盾的方法。通过对实际光存储信道建立了Fritchman模型并计算相关统计特性，我们证明了该方法不仅可以有效地描述信道，也适用于信道的纠错码研究。

摘要： 本文以纠错码中的Ham(r，q)为基础，提出了一个群动态秘密共享方案。该方案中n个参与者合作可以恢复秘密，而少于或等于n-1个参与者合作却不能共享秘密，并且秘密空间和参与者可以更新。

摘要： 本文根据马尔可夫三状态模型来模拟移动通信信道长突发误码的概率模型,利用非线性最小二乘拟合法求得了此模型的解析表达式,并计算出描述模型的概率转移矩阵P.根据此模型给出的参数用C语言模拟完成了BCH码的编码和译码过程.模拟结果表明,用马尔可夫三状态模型表示移动信道具有较高的精度,BCH编码具有较好的纠错性能.

摘要： 本文针对文本数字水印算法抗攻击性不强,鲁棒性不高的现状,提出了一种新的基于汉字频率的中文文本数字水印算法.通过对高频字进行分组,将水印序列嵌入文本中,并利用正弦函数和CRC纠错码提高了算法的鲁棒性.实验结果表明,该算法实现的水印具有较好的视觉透明性和一定的应用价值.

摘要： 现有的多维条码技术大多以单个码字为信息记录体,无论其密度多少,都以承载固定容量信息为基本特点.这种结构使得它们不适宜承载大容量信息尤其是容量不确定的多媒体信息,阻碍了这种方便、实用、成本低廉的自动识别技术的进一步广泛应用。针对上述问题,本文提出一种新型的多维连续型矩阵式务码(C-Matrix),以连续分布、个数可变的图形矩阵码作为条码的基本结构,理论上具有存储无限容量的数据并支持快速实时译码的特点.为实现多维连续型矩阵式条码译码的实时性,还提出了基于动态扫描线的快速定位点检测算法和统一的条码识别框架.最后,完成了原型系统设计并通过试验证明了多维连续型矩阵式条码系统的正确性和实用性。

摘要： 现有的多维条码技术大多以单个码字为信息记录体,无论其密度多少,都以承载固定容量信息为基本特点.这种结构使得它们不适宜承载大容量信息尤其是容量不确定的多媒体信息,阻碍了这种方便、实用、成本低廉的自动识别技术的进一步广泛应用。针对上述问题,本文提出一种新型的多维连续型矩阵式务码(C-Matrix),以连续分布、个数可变的图形矩阵码作为条码的基本结构,理论上具有存储无限容量的数据并支持快速实时译码的特点.为实现多维连续型矩阵式条码译码的实时性,还提出了基于动态扫描线的快速定位点检测算法和统一的条码识别框架.最后,完成了原型系统设计并通过试验证明了多维连续型矩阵式条码系统的正确性和实用性。

摘要： 本发明提供纠错编码器和纠错解码器，它们经最少次数的移位并行对多个信息码位编码/解码，这使处理时间得以缩短。纠错编码器包括移位寄存器和Galois字段乘法器。编码器能经移位生成预定数目的校验码位，根据并行输入数校验码位数得以减少。纠错解码器的校正子发生器包括多个Galois字段乘法器和Galois字段加法器和移位寄存器来获得预定的校正子生成多项式。校正子多发生器可以经过移位得到所需的校正子，根据并行输入数其数目得以减少。

摘要： 本发明提供纠错编码器和纠错解码器，它们经最少次数的移位并行对多个信息码位编码/解码，这使处理时间得以缩短。纠错编码器包括移位寄存器和Galois字段乘法器。编码器能经移位生成预定数目的校验码位，根据并行输入数校验码位数得以减少。纠错解码器的校正子发生器包括多个Galois字段乘法器和Galois字段加法器和移位寄存器来获得预定的校正子生成多项式。校正子多发生器可以经过移位得到所需的校正子，根据并行输入数其数目得以减少。

摘要： 提供了一种快闪存储器装置的ECC(纠错码)控制器，该快闪存储器装置存储M比特数据(M为大于或等于2的正整数)，该ECC控制器包括第一ECC块以及第二ECC块，该第一ECC块根据第一纠错方法从将要存储在该快闪存储器装置中的程序数据产生第一ECC数据，该第二ECC块根据第二纠错方法从自第一ECC块输出的第一ECC数据和程序数据产生第二ECC数据，程序数据、第一ECC数据以及第二ECC数据被存储在该快闪存储器装置中。

摘要： 提供了一种纠错码解码设备，能够针对各种交织器尺寸高效地执行解码处理，同时避免设备尺寸增加。该纠错码解码设备包括：同时解码选择单元，被配置为根据交织器的尺寸选择第一和第二基本码是否要进行同时解码；接收信息存储单元，被配置为在根据来自同时解码选择装置的选择结果的位置存储接收信息；外部信息存储单元，被配置为在根据来自同时解码选择装置的选择结果的位置存储与第一和第二基本码中每个基本码相对应的外部信息；以及软输入软输出解码单元，包括多个软输入软输出解码器，所述多个软输入软输出解码器并行地对第一和第二基本码的每个划分块执行软输入软输出解码，所述软输入软输出解码装置被配置为当同时解码选择装置未选择同时解码时，重复对第一基本码和第二基本码的解码，并且被配置为当同时解码选择装置选择同时解码时，重复对第一和第二基本码的同时解码。

摘要： 本发明以空间耦合LDPC码为基础，获得具有高纠错性能的LDPC码的检查矩阵的数据结构和实现高纠错性能的纠错码的编码率变更装置以及变更方法。纠错码的检查矩阵的数据结构是纠错码的检查矩阵的数据结构，纠错码是LDPC码，检查矩阵具有针对由检查矩阵的一部分列构成的部分矩阵对行进行排序后的矩阵构造。另外，在纠错码的编码率变更装置以及方法中，根据打孔位置确定信号而确定的打孔位置是使得在检查矩阵的由于打孔而受直接影响的区域中包含2个以上的1的列的数量最少的打孔位置。

摘要： 提供了一种快闪存储器装置的ECC(纠错码)控制器，该快闪存储器装置存储M比特数据(M为大于或等于2的正整数)，该ECC控制器包括第一ECC块以及第二ECC块，该第一ECC块根据第一纠错方法从将要存储在该快闪存储器装置中的程序数据产生第一ECC数据，该第二ECC块根据第二纠错方法从自第一ECC块输出的第一ECC数据和程序数据产生第二ECC数据，程序数据、第一ECC数据以及第二ECC数据被存储在该快闪存储器装置中。

摘要： 本发明提供一种纠错码(ECC)块生成方法和装置以及包含使用该装置和方法生成的ECC码块的光学存储介质。该ECC块生成方法包括：以字节为单位对数字数据进行处理，并且将经过处理的数字数据排列为第0到第(N－1)列和第0到第(M－1)行，以形成(M×N)数据块；根据数据传输顺序将多个(M×N)数据块排列在K行中，以形成矩阵块；将2×K字节的第一纠错校验字加到N列中的每一列，其中每列包含(K×M)字节，以形成((K×M)+2×K)字节的第一码字；将P字节的第二纠错校验字加到((K×M)+2×K)行中的每一行，其中每行包含N字节，以形成(N+P)字节的第二码字。该纠错码块具有比小型光学存储介质的最内圆周更小的ECC长度和改善的数据读取纠错能力。

摘要： 一种用于对纠错码进行编码的方法,根据重要性来产生具有不同纠错能力的多个编码数据。根据输入数据(S14)的重要性将具有不同代码长度的纠错码加到固定长度的输入数据。对添加的具有与其代码长度对应的不同纠错能力的纠错码进行编码,以根据纠错码的代码长度产生具有不同包长度的编码数据。这样,能够根据重要性产生具有不同纠错能力的多个编码数据(S15A和S15B)。因此,即使当发送上述编码数据时发送系统的质量变坏,也能够对具有较高纠错能力的编码数据进行可靠解码。

摘要： 本发明公开了一种使用检错码和纠错码相结合的固态盘纠错方法，该方法包括如下步骤：(1)固态盘写入数据前，对闪存页的原始数据进行编码，并保存到所述固态盘的存储单元中；(2)使用检错码译码操作检查所述存储单元中闪存页的错误状态，对不存在错误的闪存页直接读取，对存在错误的所述闪存页则使用低密度奇偶校验码译码操作进行纠错。本发明的方法，能够在固态盘使用的早期阶段，在闪存页出错率很低的情况下，先使用检错码CRC对闪存页进行检错，对于检出的无错页无需进行LDPC译码过程直接读取，而对于检出的有错页则进行LDPC译码纠错。

摘要： 一种纠错码电路及纠错方法，纠错码电路，包括第一纠错码模块、第二纠错码模块和比较模块。第一纠错码模块用于根据接收的源数据和与源数据对应的源校验位，生成纠正数据和第一纠正校验位；第二纠错码模块连接第一纠错码模块，用于根据纠正数据和校验位，确定纠正数据是否出错，并生成第二纠正校验位；比较模块连接于第一纠错码模块和第二纠错码模块之间，用于比较第一纠正校验位和第二纠正校验位，确定第一纠正校验位是否出错。本申请的纠错码电路及纠错方法，不仅能够对数据进行纠错，而且能够检测纠错功能是否正常，实现了对纠错故障的自诊断，从而有效确保数据纠错功能的安全性，且在高级别的功能安全应用领域，效果尤为显著。