RS编码

摘要： 为解决去中心化存储中应用相同参数的低码率RS(Reed-Solomon codes)码导致的修复带宽较高和稳定节点资源浪费的问题,提出LRC-RS混合编码的编码策略.通过将节点按可信度分类,让高可信节点使用LRC编码,低可信节点使用低码率的RS编码,降低修复带宽和减少稳定节点存储开销.理论联系实验结果表明,在同等的冗余度和规定的可靠性下,LRC-RS码具有更低的修复带宽和磁盘I/O.

摘要： 针对空地雷达数据链可靠性的问题,基于单向耦合映像格子模型,提出了基于OCML的新型OFDM数据链模型.上述模型通过利用OCML时空混沌序列对CCSK软扩频进行改进,同时结合编码技术以及调制技术进行仿真.仿真分析显示,基于OCML的新型OFDM数据链模型可以有效改善CCSK中伪随机序列由于自相关性差导致的可靠性差等问题,显著提高系统误比特率性能,且有效提高空地雷达数据链的可靠性.

摘要： 为了有效解决脉冲位置调制(pulse position modulation,PPM)的解调需要严格的同步,以及数字脉冲间隔调制(digital pulse interval modulation,DPIM)对带宽要求高,提出了一种在带宽受限情况下更适合水下传输的多进制数字脉冲周期调制(M-ary digital pulse cycle modulation,MDPCM)技术.MDPCM调制技术是通过改变两个脉冲间的周期来实现不同数据的传输,在给定符号的基础上,对比分析了该调制技术与OOK(on-off key)、PPM以及DPIM调制的发射功率、带宽利用率和传输速率等性能.MDPCM调制技术有效地解决了多径问题,保护了时隙,提高了通信系统的带宽利用率和数据传输速率,降低了误码率.

摘要： 针对云平台潜在的信息泄露、数据种类多样的风险,提出了一种基于同态加密机制的云平台安全保护算法,采用该算法对加密后的用户数据进行安全计算.使用同态加密算法保护用户详细信息,采用数据完整性隐私保护算法实现数据完整性验证,并采用RS编码算法在数据遭受破坏时恢复出原始数据.基于阿里云平台的仿真测试与实验结果表明,所提出的算法能够以较小的计算代价实现云平台数据安全保护,并能恢复出被破坏的数据.

摘要： 当前主流高性能互连网络的端口速率已达到100～400 Gbps,其单通道速率已达到25～50 Gbps.在这种高速率的网络上传输数据,前向纠错编码是提高其可靠性的必要技术.以太网国际规范IEEE 802.3采用的前向纠错编码为RS(528,514)和RS(544,514),但是这2种码型难以满足高性能互连网络在低延迟方面的性能需求.首先,分析了RS的编码和译码结构,并定量研究了RS码型参数与编解码延迟之间的关系.接着,提出了一种面向当前高性能互连网络的新型低延迟编码—RS(271,257),并比较了该码型在占用带宽和纠错能力等方面的优缺点.最后,实现了基于RS(271,257)的低延迟网络编码子层,并对其进行了资源消耗评估和延迟性能模拟.综合考虑资源消耗、纠错能力和延迟性能3方面因素,RS(271,257)是一种理想的低延迟前向纠错码型,可满足当前面向H PC的低延迟高性能互连网络的编码子层的设计需求.

摘要： 跳频通信系统可以极大的提高通信系统的抗截获和抗干扰能力,为解决基于RS(63,2)编码产生的跳频序列频率碰撞概率较高的问题,提出了一种改进的宽间隔跳频序列构造方法,该方法通过矩阵旋转增大无碰撞区的跳频序列频隙间隔,降低跳频序列频率碰撞概率.仿真结果表明,改进后算法序列的汉明互相关值明显减少,频隙间隔明显增大;且在无碰撞区范围内接入跳频网络时,可显著提高跳频系统的抗多址干扰能力.

摘要： 在数字电视传输系统中,必须使用信道编码来确保广播电视数据信号可靠传输,本文理论联系实际,研究分析了各种信道编码实现的技术原理,给出主流数字电视传输系统各自采用的信道编码模式,并对其性能进行了对比.

摘要： 在数字电视传输系统中,必须使用信道编码来确保广播电视数据信号可靠传输,本文理论联系实际,研究分析了各种信道编码实现的技术原理,给出主流数字电视传输系统各自采用的信道编码模式,并对其性能进行了对比。

摘要： 本文介绍了一种基于SOPC 技术的GPS 信号处理单元设计方法。FPGA 芯片采用ALTERA 公司的高性价比芯片EP2C35 作为处理单元核心，在该芯片上搭建NiosII 系统，对GPS 模块采集的信号进行逻辑控制、判断，并采用自定义指令方法根据要求进行RS 编码、CRC 校验等工作。试验证明，该方法性能优良，能适应实时性较高的场合，具有较高性价比。

摘要： 本文介绍了一种基于SOPC 技术的GPS 信号处理单元设计方法。FPGA 芯片采用ALTERA 公司的高性价比芯片EP2C35 作为处理单元核心，在该芯片上搭建NiosII 系统，对GPS 模块采集的信号进行逻辑控制、判断，并采用自定义指令方法根据要求进行RS 编码、CRC 校验等工作。试验证明，该方法性能优良，能适应实时性较高的场合，具有较高性价比。

摘要： 本文介绍了一种基于SOPC 技术的GPS 信号处理单元设计方法。FPGA 芯片采用ALTERA 公司的高性价比芯片EP2C35 作为处理单元核心，在该芯片上搭建NiosII 系统，对GPS 模块采集的信号进行逻辑控制、判断，并采用自定义指令方法根据要求进行RS 编码、CRC 校验等工作。试验证明，该方法性能优良，能适应实时性较高的场合，具有较高性价比。

摘要： 本文介绍了一种基于SOPC 技术的GPS 信号处理单元设计方法。FPGA 芯片采用ALTERA 公司的高性价比芯片EP2C35 作为处理单元核心，在该芯片上搭建NiosII 系统，对GPS 模块采集的信号进行逻辑控制、判断，并采用自定义指令方法根据要求进行RS 编码、CRC 校验等工作。试验证明，该方法性能优良，能适应实时性较高的场合，具有较高性价比。

摘要： 本文介绍了一种基于SOPC 技术的GPS 信号处理单元设计方法。FPGA 芯片采用ALTERA 公司的高性价比芯片EP2C35 作为处理单元核心，在该芯片上搭建NiosII 系统，对GPS 模块采集的信号进行逻辑控制、判断，并采用自定义指令方法根据要求进行RS 编码、CRC 校验等工作。试验证明，该方法性能优良，能适应实时性较高的场合，具有较高性价比。

摘要： 论述了卷积、LDPC和Turbo等几种编译码在深空探测设备中的应用前景和重要性，简要比较了主要编码形式在深空应用中所起到的重要作用以及它们之间的差异，介绍了美国 NASA 目前各类探测任务中所用到的主要编码形式。

摘要： 论述了卷积、LDPC和Turbo等几种编译码在深空探测设备中的应用前景和重要性，简要比较了主要编码形式在深空应用中所起到的重要作用以及它们之间的差异，介绍了美国 NASA 目前各类探测任务中所用到的主要编码形式。

摘要： 论述了卷积、LDPC和Turbo等几种编译码在深空探测设备中的应用前景和重要性，简要比较了主要编码形式在深空应用中所起到的重要作用以及它们之间的差异，介绍了美国 NASA 目前各类探测任务中所用到的主要编码形式。

摘要： 论述了卷积、LDPC和Turbo等几种编译码在深空探测设备中的应用前景和重要性，简要比较了主要编码形式在深空应用中所起到的重要作用以及它们之间的差异，介绍了美国 NASA 目前各类探测任务中所用到的主要编码形式。

摘要： 论述了卷积、LDPC和Turbo等几种编译码在深空探测设备中的应用前景和重要性，简要比较了主要编码形式在深空应用中所起到的重要作用以及它们之间的差异，介绍了美国 NASA 目前各类探测任务中所用到的主要编码形式。

摘要： 本发明提供了一种RS编码器的编码方法及RS编码器，其中，上述方法包括：RS编码器将输入的数据划分成并行的预定数目路数据；RS编码器同时对预定数目路数据进行多码字并行编码处理。采用本发明提供的上述技术方案，解决了相关技术中，编码效率不高，数据的吞吐率也不大，不利于整个系统传输速率的提高等问题，进而达到了有效提高编码效率和数据吞吐率的效果，同时，对整个系统的传输速率也有良好的促进效果。

摘要： 本发明公开了一种RS码编码器及编码方法，包括RS码并行生成多项式系数计算模块、RS码符号串并转换模块、RS码并行计算使能产生模块和RS码符号并行计算模块；RS码并行生成多项式系数计算模块接受任意RS码生成多项式系数，完成并行生成多项式系数计算，将并行生成多项式系数传递给RS码符号并行计算模块；RS码符号串并转换模块对输入待编码信息完成串并转换，输出并行RS码信息符号；计算使能产生模块根据输入配置参数及数据时钟产生RS码并行计算模块使能信号；RS码符号并行计算模块根据RS码并行生成多项式系数及计算使能完成并行RS码校验符号计算；本发明适用于基于FPGA的高速调制器的高速RS编码，并且支持定义在不同有限域上的RS码码率自适应编码。

摘要： 本发明涉及一种解决CMMB系统中3种不同码率RS码并行编码的方案，其特征在于，所述系统的多码率RS码的并行编码器主要由移位寄存器、8位二输入异或门、求和阵列和乘积选择器四部分组成。所有有限域乘法器共享求和阵列中的255个多输入异或门。每个乘积选择器从中选取8个多输入异或门的输出组成一个有限域乘法器的结果，所有乘积选择器同时完成64个有限域乘法的并行运算。该单一编码器兼容3种码率，控制逻辑简单，能在保持编码速度不变的前提下，极大降低资源需求，具有成本低、功耗小等特点。

摘要： 本发明公开了一种RS编码器串并混用编码电路、编码方法及RS编码器，编码电路包括串行编码模块、并行编码模块和串并混用控制器，编码方法如下：并行编码模块对输入编码器的数据流的第一预设区域的数据进行一次或多次并行编码，得到并行编码结果；串并混用控制器将并行编码结果转换为串行编码模块的初始状态值，初始状态值的个数与每一次并行编码时输入数据的个数相同；串行编码模块对数据流的第二预设区域的数据进行一次或多次串行编码，得到校验码；根据第一预设区域的数据、第二预设区域的数据与校验码，得到RS编码结果。本发明按预设的并行数据进行并行编码处理，不足并行数据的按串行处理方式，提高编码速度并减少全部采用并行处理时的面积。

摘要： 本发明提供了一种RS编码器的编码方法及RS编码器，其中，上述方法包括：RS编码器将输入的数据划分成并行的预定数目路数据；RS编码器同时对预定数目路数据进行多码字并行编码处理。采用本发明提供的上述技术方案，解决了相关技术中，编码效率不高，数据的吞吐率也不大，不利于整个系统传输速率的提高等问题，进而达到了有效提高编码效率和数据吞吐率的效果，同时，对整个系统的传输速率也有良好的促进效果。

摘要： 本发明属于数据编码技术领域，具体涉及一种RS编码器及RS编解码方法，所述编码方法包括以下步骤：步骤一：计算生成多项式系数g0～g7；步骤二：根据生成多项式系数构建编码器；步骤三：八个寄存器均置零；步骤四：两个多路选择器均切换为第一输入端选通；输入待编码数据；步骤五：输出二十七个符号之后，将两个多路选择器均切换为第二输入端选通，输出八个校验符号，完成一组RS(35,27)数据编码。

摘要： 本发明公开了一种基于奇偶校验预编码的RS码编码方法，包括以下步骤：步骤1，构造基于奇偶校验预编码的RS码校验矩阵Hr；步骤2，对步骤1中构造的矩阵Hr进行消元处理，得到Hpre矩阵；步骤3，对步骤2中得到的Hpre矩阵单独进行高斯消去，得到奇偶校验预编码的生成矩阵Gpre‑sys；步骤4，使用步骤3中得到的生成矩阵Gpre‑sys进行奇偶校验预编码，即外码编码，得到奇偶校验预编码码字行向量v；步骤5，进行编码，得到基于奇偶校验预编码的RS码编码码字行向量w。本发明使RS码的软判决译码算法更适合工程实现，在没有明显提升编码复杂度的情况下，显著提升了RS码在BP类译码算法下的纠错性能。

摘要： 本发明公开了一种参数软件可配置的RS编码器IP核电路结构及其编码方法，其中，RS编码器IP核电路结构为级数根据最大纠错能力设计的线性反馈移位寄存器组，包括伽罗华域运算模块、第一选通模块、第二选通模块及计数模块。所述方法包括：对不同参数RS编码对应的生成多项式系数矢量进行长度归一化处理后，以查找表形式存储，CPU软件根据纠错能力查询对应的生成多项式系数矢量并将查询到的生成多项式系数矢量下发至RS编码器IP核电路，RS编码器IP核电路根据对应的参数配置对输入码流进行编码。通过本发明，可以实现一种参数支持软件动态可配置的RS编码器IP核，从而可以支持更多的应用领域和场景。

摘要： 本申请公开了一种交织编码与RS编码联合的优化电路和数据处理方法，包括RS编码电路，RS编码电路分别与状态控制器以及内存相连接，RS编码电路根据状态控制器预先配置的输入地址从内存中依次读取不同输入地址输入包的数据，对读取到的数据进行RS编码，将编码完成后得到的冗余码根据所述状态控制器预先配置的输出地址发送至内存。通过输入缓冲管理模块对不同地址输入包进行依次读取，每行依次输入若干比特后，发送至RS编码引擎模块进行RS计算，将得到的冗余码按列输出，通过对不同输入数据包的交织读取，实现交织编码。通过交织编码与RS编码联合优化从而节省存储片上存储资源。对输入缓冲管理模块中的寄存器进行时分复用，节省片上存储资源的开销。

摘要： 本发明公开了一种RS码编码器及编码方法，包括RS码并行生成多项式系数计算模块、RS码符号串并转换模块、RS码并行计算使能产生模块和RS码符号并行计算模块；RS码并行生成多项式系数计算模块接受任意RS码生成多项式系数，完成并行生成多项式系数计算，将并行生成多项式系数传递给RS码符号并行计算模块；RS码符号串并转换模块对输入待编码信息完成串并转换，输出并行RS码信息符号；计算使能产生模块根据输入配置参数及数据时钟产生RS码并行计算模块使能信号；RS码符号并行计算模块根据RS码并行生成多项式系数及计算使能完成并行RS码校验符号计算；本发明适用于基于FPGA的高速调制器的高速RS编码，并且支持定义在不同有限域上的RS码码率自适应编码。