首页> 中国专利> 在衬底窗区域上具有减少构形的SOI半导体器件

在衬底窗区域上具有减少构形的SOI半导体器件

页面导航

摘要

本发明是关于在衬底窗区域上具有减少构形的SOI半导体器件。在先进的SOI器件中，如衬底二极管的电路元件，在衬底窗的基础上，可形成在结晶衬底材料中，其中，在形成半导体器件的接触层时，通过执行额外的平坦化工艺，如平坦化材料的沉积，以及随后的蚀刻工艺，可补偿或至少减少突出的表面构形。

法律状态公告日

法律状态信息

法律状态
2020-01-17

未缴年费专利权终止 IPC(主分类):H01L21/84 授权公告日:20150415 终止日期:20190130 申请日:20110130

专利权的终止
2015-04-15

授权

授权
2015-04-15

授权

授权
2012-09-05

实质审查的生效 IPC(主分类):H01L21/84 申请日:20110130

实质审查的生效
2012-09-05

实质审查的生效 IPC(主分类):H01L 21/84 申请日:20110130

实质审查的生效
2011-08-17

公开

公开
2011-08-17

公开

公开

查看全部

1. 在衬底窗区域上具有减少构形的SOI半导体器件 [P] . 中国专利： CN102157452B . 2015.04.15
2. 具有绝缘体上硅(SOI)衬底上的金属环的半导体器件结构 [P] . 中国专利： CN104795384B . 2017.11.03
3. Semiconductor device element formed on SOI substrate comprising a hollow region, and having capacitors in an electric field alleviation region [P] . 美国专利： US8710617B2 . 2014-04-29

机译：形成在SOI衬底上的半导体器件元件，该SOI衬底包括空心区域，并且在电场缓和区域中具有电容器
4. MIS semiconductor device formed by utilizing SOI substrate having a semiconductor thin film formed on a substrate through an insulating layer [P] . 美国专利： US5243213A . 1993-09-07

机译：通过利用SOI衬底形成的MIS半导体器件，该SOI衬底具有通过绝缘层在衬底上形成的半导体薄膜
5. Radiation-emitting semiconductor component for semiconductor devices comprises a substrate with a mask layer containing openings, and a semiconductor layer arranged on the substrate in the region of the openings and on the mask layer [P] . 德国专利： DE10252060A1 . 2004-05-27

机译：用于半导体器件的发射辐射的半导体器件包括：衬底，该衬底具有包含开口的掩模层;以及半导体层，该半导体层布置在衬底上的开口区域中以及掩模层上