采用SOI衬底的射频晶体管的仿真模型

摘要

本发明提供了一种采用SOI衬底的射频晶体管的仿真模型，包括：核心器件，所述核心器件为一晶体管，包括源极、漏极、正栅、以及SOI衬底的背栅；所述核心器件的外围电路包括：栅极电阻、栅极到接触孔的电阻、源极和漏极电阻、栅极到源极的边缘电容、栅极到源极的寄生电容、栅极到漏极的边缘电容、栅极到漏极的寄生电容、埋层氧化物层电容、源端下方的埋层氧化物电容、漏端下面的埋层氧化物电容、埋层氧化物下方的阱区域的分布式电阻、衬底部分的电阻和电容、以及背栅电阻。本发明综合考虑了FDSOI衬底的特点，重新设计了一套更适合射频FDSOI领域的合适的器件模型，对比结果显示其于测试值高度吻合。

说明书

技术领域

本发明涉及集成电路设计领域，尤其涉及一种采用SOI衬底的射频晶体管的仿真模型。

背景技术

随着技术节点不断的推进，晶体管尺寸越来越小，面临一个最关键的挑战——短沟道效应，它不仅会恶化器件的直流特性，而且还会影响器件的射频特性。FDSOI是体区全耗尽的晶体管，可以通过背栅偏置以及调整BOX下面的硅层(背板)的掺杂浓度来调整器件的阈值电压，而且FDSOI器件的体区掺杂浓度很低，几乎没有掺杂，因此能有效的抑制短沟道效应。BOX层的存在可以有效减小寄生参数，从而具有较好的射频性能，可广泛应用于高频率领域。

器件模型是将IC设计和产品功能与性能联系起来的关键纽带。伴随着集成器件尺寸越来越小，集成规模越来越大，集成电路工序越来越复杂，对器件模型的精度要求也越来越高。对于FDSOI，目前业界主流模型为BSIM-IMG模型。但是该模型在射频器件领域的精度并不能够满足要求。因此，如果在射频FDSOI领域建立一套合适的器件模型，是现有技术存在的问题。

发明内容

本发明所要解决的技术问题是，提供一种采用SOI衬底的射频晶体管的仿真模型，是能够适应射频FDSOI领域的合适的器件模型。

为了解决上述问题，本发明提供了一种采用SOI衬底的射频晶体管的仿真模型，包括：核心器件，所述核心器件为一晶体管，包括源极、漏极、正栅、以及SOI衬底的背栅；所述核心器件的外围电路包括：栅极电阻、栅极到接触孔的电阻、源极和漏极电阻、栅极到源极的边缘电容、栅极到源极的寄生电容、栅极到漏极的边缘电容、栅极到漏极的寄生电容、埋层氧化物层电容、源端下方的埋层氧化物电容、漏端下面的埋层氧化物电容、埋层氧化物下方的阱区域的分布式电阻、衬底部分的电阻和电容、以及背栅电阻。

本发明综合考虑了FDSOI衬底的特点，重新设计了一套更适合射频FDSOI领域的合适的器件模型，对比结果显示其于测试值高度吻合。

附图说明

附图1所示是本发明一具体实施方式所采用的核心器件的结构图。

附图2所示是本发明一具体实施方式的建模所采用的外围电路。

附图3所示的本发明一具体实施方式的四端口图。

附图4所示是本发明一具体实施方式的所采用的模型拓扑结构仿真的输出电导gds与测试结果的对比图。

具体实施方式

下面结合附图对本发明提供的采用SOI衬底的射频晶体管的仿真模型的具体实施方式做详细说明。

本具体实施方式所述的采用SOI衬底的射频晶体管的仿真模型包括核心器件和外围电路。附图1所示是本具体实施方式所采用的核心器件的结构图，所述核心器件为一晶体管，采用SOI衬底，包括源极、漏极、正栅、以及SOI衬底的背栅。所述核心器件的外围电路如附图2所示，包括：栅极电阻、栅极到接触孔的电阻、源极和漏极电阻、栅极到源极的边缘电容、栅极到源极的寄生电容、栅极到漏极的边缘电容、栅极到漏极的寄生电容、埋层氧化物层电容、源端下方的埋层氧化物电容、漏端下面的埋层氧化物电容、埋层氧化物下方的阱区域的分布式电阻、衬底部分的电阻和电容、以及背栅电阻，对应附图2中的RG为栅极电阻，Rcon是栅极到接触孔的电阻，与栅极所加偏置无关。Rs、Rd分别是源极和漏极电阻，Cgs,fr是栅极到源极的边缘电容，Cgs,ov是栅极到源极的overlap电容。Cgd,fr是栅极到漏极的边缘电容，Cgd,ov是栅极到漏极的overlap电容。CBOX是BOX层电容，CSBOX、CDBOX分别是源端、漏端下面的BOX电容，R1～R5是表征BOX下面的well区域的分布式电阻，Rsub、Csub表示衬底部分的电阻和电容，RBG是背栅电阻。在对于FDSOI器件的射频建模中，衬底以及栅极寄生效应一定要考虑。

对于上述器件模型中需要用到的S参数，可以用以下方法提取。

用GSGSG差分探针按照附图3所示的四端口图与四个端口相连。根据不同测试条件对待测器件(DUT)进行测试。

由于引脚和金属互连线引入了一些外部寄生参数，所以需将测得的S参数(Sdut)进行去嵌处理，最常用的去嵌方法是open-short去嵌，对open测试结构进行测试得到Sopen，对short测试结构进行测试得到Sshort,将Sdut、Sopen、Sshort分别转换成导纳参数Ydut、Yopen、Yshort：

E为4╳4的单位矩阵，Z0为特征阻抗(一般设为50Ω)，Zdeem为去嵌后的阻抗参数。

Ydut’＝Ydut-Yopen；

Yshort’＝Yshort-Yopen；

Zdeem＝(Ydut’)-1-(Yshort’)-1

去嵌完之后，即获得器件去嵌后的S参数Sdeem，用于对被测器件建模时使用。

附图4所示是基于以上模型拓扑结构仿真的输出电导gds与测试结果的对比图，深色为测量值，浅色为器件建模的模拟值，显示两者基本拟合。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。