一种调节高K金属栅CMOS器件阈值的方法和CMOS器件

摘要

本发明公开了一种调节高K金属栅CMOS器件阈值的方法和CMOS器件，该方法包括：提供衬底，NMOS区域包含第一鳍片和第二鳍片，PMOS区域包含第三鳍片和第四鳍片；依次沉积第一阻挡层和第一功函数层；去除NMOS区域上的第一功函数层；使第一鳍片和第二鳍片上具有不同厚度的第一阻挡层；沉积第二功函数层；使第三鳍片和第四鳍片上具有不同厚度的第二功函数层。本发明提供的方法和器件，用以解决现有技术中高K金属栅CMOS器件阈值调节工艺存在的厚度区分范围小，可控性差，并且临近界面易造成对沟道的工艺损伤的技术问题。实现了提高阈值调控层厚度的可控范围，减少对沟道的工艺损伤的技术效果。

说明书

技术领域

本发明涉及半导体集成技术领域，尤其涉及一种调节高K金属栅CMOS器件阈值的方法和CMOS器件。

背景技术

调节高K金属栅CMOS器件阈值的现有方法是：NMOS和PMOS的金属栅先沉积阻挡层和沉积PMOS功函数层(PMOS WFL)，再去除NMOS区域的PMOS WFL和调节NMOS区域的阻挡层厚度以调节NMOS阈值，再变化PMOS区域的PMOS WFL的厚度以调节PMOS阈值；再沉积NMOS功函数层(NMOS WFL)。

由于现有方法中NMOS和PMOS的金属栅功函数阈值的厚度调节都基于阻挡层和PMOS WFL的TiNx基材料的腐蚀，厚度区分范围小，可控性差，并且临近界面易造成对沟道的工艺损伤。

发明内容

本申请实施例通过提供一种调节高K金属栅CMOS器件阈值的方法和CMOS器件，解决了现有技术中高K金属栅CMOS器件阈值调节工艺存在的厚度区分范围小，可控性差，并且临近界面易造成对沟道的工艺损伤的技术问题。

一方面，为解决上述技术问题，本发明的实施例提供了如下技术方案：

一种调节高K金属栅CMOS器件阈值的方法，包括：

提供衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包含第一鳍片和第二鳍片，所述PMOS区域包含第三鳍片和第四鳍片；

依次沉积第一阻挡层和第一功函数层；

去除所述NMOS区域上的第一功函数层；

在所述NMOS区域上进行处理，使所述第一鳍片和所述第二鳍片上具有不同厚度的所述第一阻挡层；

沉积第二功函数层；

在所述PMOS区域上进行处理，使所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层。

可选的，所述在所述NMOS区域上进行处理，使所述第一鳍片和所述第二鳍片上具有不同厚度的所述第一阻挡层，包括：减薄所述第一鳍片上的所述第一阻挡层或减薄所述第二鳍片上的所述第一阻挡层。

可选的，所述在所述PMOS区域上进行处理，使所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层，包括：减薄所述第三鳍片上的所述第二功函数层或减薄所述第四鳍片上的所述第二功函数层。

可选的，所述在所述NMOS区域上进行处理和所述在所述PMOS区域上进行处理的方法，包括以下任意一种或多种的组合：干法腐蚀、湿法腐蚀、灰化或剥离。

可选的，所述第一阻挡层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。

可选的，所述第二功函数层包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。

可选的，所述第一功函数层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。

另一方面，提供一种CMOS器件，包括：

衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包含第一鳍片和第二鳍片，所述PMOS区域包含第三鳍片和第四鳍片；

第一阻挡层，位于所述NMOS区域和PMOS区域上，所述第一鳍片和所述第二鳍片上具有不同厚度的所述第一阻挡层；

第一功函数层，所述第一功函数层位于所述PMOS区域的所述第一阻挡层上；

第二功函数层，所述第二功函数层位于所述NMOS区域的所述第一阻挡层上和所述PMOS区域的所述第一功函数层上，其中，所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层。

可选的，所述第一阻挡层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。

可选的，所述第二功函数层包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx；所述第一功函数层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例提供的调节高K金属栅CMOS器件阈值的方法和CMOS器件，通过调节NMOS区域金属栅阻挡层的厚度调节NMOS阈值，通过调节PMOS区域的NMOS WFL功函数层厚度调节PMOS阈值，集成工艺简单，而且不仅可以调节TiNx基材料厚度，还可以调节NMOS WFL层厚度，厚度可控范围大，另外，PMOS的控制变化层离界面较远可有效减少对沟道的工艺损伤。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例中调节高K金属栅CMOS器件阈值的方法的流程图；

图2为沉积第一阻挡层和第一功函数层后的剖面结构示意图；

图3为去除NMOS区域的第一功函数层后的剖面结构示意图；

图4为使第一鳍片和第二鳍片上具有不同厚度的第一阻挡层后的剖面结构示意图；

图5为沉积第二功函数层后的剖面结构示意图；

图6为使第三鳍片和第四鳍片上具有不同厚度的第二功函数层后的剖面结构示意图；

图7为本实施例中高K金属栅CMOS器件制备的总流程示意图。

具体实施方式

本申请实施例通过提供一种调节高K金属栅CMOS器件阈值的方法和CMOS器件，解决了现有技术中高K金属栅CMOS器件阈值调节工艺存在的厚度区分范围小，可控性差，并且临近界面易造成对沟道的工艺损伤的技术问题。实现了提高阈值调控层厚度的可控范围，减少对沟道的工艺损伤的技术效果。

为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：

一种调节高K金属栅CMOS器件阈值的方法，包括：

提供衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包含第一鳍片和第二鳍片，所述PMOS区域包含第三鳍片和第四鳍片；

依次沉积第一阻挡层和第一功函数层；

去除所述NMOS区域上的第一功函数层；

在所述NMOS区域上进行处理，使所述第一鳍片和所述第二鳍片上具有不同厚度的所述第一阻挡层；

沉积第二功函数层；

在所述PMOS区域上进行处理，使所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层。

本申请实施例提供方法，通过调节NMOS区域金属栅阻挡层的厚度调节NMOS阈值，通过调节PMOS区域的NMOS WFL功函数层厚度调节PMOS阈值，集成工艺简单，而且不仅可以调节TiNx基材料厚度，还可以调节NMOS WFL层厚度，厚度可控范围大，另外，PMOS的控制变化层离界面较远可有效减少对沟道的工艺损伤。

为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。

实施例一

在本实施例中，提供一种调节高K金属栅CMOS器件阈值的方法，如图1所示，包括：

S101，提供衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包含第一鳍片和第二鳍片，所述PMOS区域包含第三鳍片和第四鳍片；

S102，依次沉积第一阻挡层和第一功函数层；

S103，去除所述NMOS区域上的第一功函数层；

S104，在所述NMOS区域上进行处理，使所述第一鳍片和所述第二鳍片上具有不同厚度的所述第一阻挡层；

S105，沉积第二功函数层；

S106，在所述PMOS区域上进行处理，使所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层。

下面，结合图1-7来详细介绍本申请提供方法的详细步骤，其中，图2-图7依次为调节高K金属栅CMOS器件阈值的过程中由先至后的工艺步骤图：

步骤S101，提供衬底100。

所述衬底100包括NMOS区域和PMOS区域，所述NMOS区域包含第一鳍片10和第二鳍片30，所述PMOS区域包含第三鳍片20和第四鳍片40。

在本申请实施例中，所述衬底的鳍片上可以设有隔离层/高k介质层。

步骤S102，依次沉积第一阻挡层200和第一功函数层300。

如图2所示，沉积第一阻挡层200。所述第一阻挡层200包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。

沉积第一功函数层300。所述第一功函数层300为PMOS WFL，其包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。

S103，去除所述NMOS区域上的第一功函数层。

如图3所示，去除所述NMOS区域上的第一功函数层300，保留所述NMOS区域上的第一阻挡层200，去除的方法包括但不限于：干法、湿法腐蚀或灰化、剥离及化学反应等。

S104，如图4所示，在所述NMOS区域上进行处理，使所述第一鳍片10和所述第二鳍片30上具有不同厚度的所述第一阻挡层200。

在本申请实施例中，所述在所述NMOS区域上进行处理，使所述第一鳍片10和所述第二鳍片30上具有不同厚度的所述第一阻挡层200，具体为在所述NMOS区域上进行局部处理，包括：

减薄所述第一鳍片10上的所述第一阻挡层200或减薄所述第二鳍片30上的所述第一阻挡层200。

其中，在所述NMOS区域上进行处理的方法包括但不限于：干法、湿法腐蚀或灰化、剥离及化学反应等。

S105，沉积第二功函数层400。

如图5所示，沉积第二功函数层400，所述第二功函数层400为NMOS WFL，其包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。

S106，如图6所示，在所述PMOS区域上进行处理，使所述第三鳍片20和所述第四鳍片40上具有不同厚度的所述第二功函数层400。

在本申请实施例中，所述在所述PMOS区域上进行处理，使所述第三鳍片20和所述第四鳍片40上具有不同厚度的所述第二功函数层400，具体为在所述PMOS区域上进行局部处理，包括：

减薄所述第三鳍片20上的所述第二功函数层400或减薄所述第四鳍片40上的所述第二功函数层400。

其中，在所述PMOS区域上进行处理的方法包括但不限于：干法、湿法腐蚀或灰化、剥离及化学反应等。

具体来讲，由于所述第二功函数层400的TiAl或者TiAlCx覆盖可以移动TiNx基材料的功函数，向带中移动导致器件阈值绝对值增大。故可以通过残留的所述第二功函数层400的厚度控制阈值。利用NMOS的阻挡层的TiNx基材料和NMOS WFL(例如，TiAlCx WFL)厚度分别控制NMOS和PMOS功函数，各形成2个不同阈值。其中，如图6所示的器件结构，VTN-1<VTN-2,|VTP-1|<|VTP-2|，其中，VTN-1为第一鳍片10对应NMOS的阈值，VTN-2为第二鳍片30对应NMOS的阈值，VTP-1为第三鳍片20对应的PMOS的阈值VTP-2为第四鳍片40对应PMOS的阈值。

在了解了本申请的主要发明点后，下面结合图7，介绍本实施例的所述高K金属栅CMOS器件的完整工艺流程，具体为鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)的工艺流程：

步骤S701，在硅衬底上形成鳍片FET；

步骤S702，形成器件隔离区Fin STI；

步骤S703-S709，在每个假栅极堆叠结构两侧形成栅极侧墙和源漏区。具体为：步骤S703，掺杂形成NMOS和PMOS的阱区和沟道区；步骤S704，形成假栅；步骤S705，形成间隔物(Spacer)；步骤S706，NMOS和PMOS的源漏掺杂；步骤S707，NMOS和PMOS的源漏分别选择外延Si和SiGe；步骤S708，NMOS和PMOS的源漏分别掺杂；步骤S709，掺杂退火；

步骤S710，形成第一层间电解质(ILD 0)；步骤S711，第一层间电解质堆叠装配(POP)；

步骤S712，去除多个假栅极堆叠结构，在层间介质层中留下多个NMOS栅极沟槽和多个PMOS栅极沟槽；

步骤S713，沉积隔离层/高k介质层；

至此完成步骤S101，即完成提供衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包含第一鳍片和第二鳍片，所述PMOS区域包含第三鳍片和第四鳍片；

接下来，执行步骤S714，即步骤S102，依次沉积第一阻挡层(barrier-1)和第一功函数层(PMOS WFL)；

执行步骤S715，即步骤S103，去除所述NMOS区域上的第一功函数层；

执行步骤S716，即步骤S104，在所述NMOS区域上进行处理，使所述第一鳍片和所述第二鳍片上具有不同厚度的所述第一阻挡层(barrier-Ⅰ)；

执行步骤S717，即步骤S105，沉积第二功函数层(NMOS WFL)；

执行步骤S718，即步骤S106，在所述PMOS区域上进行处理，使所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层。

步骤S719-S720，在多个NMOS栅极沟槽和多个PMOS栅极沟槽中依次形成第二阻挡层、以及填充层。具体包括：步骤S719，形成第二阻挡层(barrier-Ⅱ)和钨W导电填充；步骤S720，高K金属栅叠层化学机械抛光(CMP)；其中，所述第二阻挡层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。所述填充层材质优选电阻率低、填充率高的金属，例如Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物。其中，CMP平坦化使得金属栅极结构的顶部齐平；

步骤S721-S725，完成器件互连。具体包括：步骤S721，沉积形成第二层间电解质(ILD 1)；步骤S722，形成金属层(CT)和硅化物层(Silicide)；步骤S723，形成钨塞(Wplug),并化学机械抛光；步骤S724，多层互连；步骤S725，形成钝化层和管脚(Pad)。

具体来讲，本实施例通过调节NMOS区域金属栅阻挡层的厚度调节NMOS阈值，通过调节PMOS区域的NMOS WFL功函数层厚度调节PMOS阈值，集成工艺简单，而且不仅可以调节TiNx基材料厚度，还可以调节NMOS WFL层厚度，厚度可控范围大，另外，PMOS的控制变化层离界面较远可有效减少对沟道的工艺损伤。基于同一方面构思，本申请还提供了采用实施例一的方法制备的器件，详见实施例二。

实施例二

在本实施例中，提供一种CMOS器件，如图6所示，包括：

衬底100，所述衬底100包括NMOS区域和PMOS区域，所述NMOS区域包含第一鳍片10和第二鳍片30，所述PMOS区域包含第三鳍片20和第四鳍片40；

第一阻挡层200，位于所述NMOS区域和PMOS区域上，所述第一鳍片10和所述第二鳍片30上具有不同厚度的所述第一阻挡层200；

第一功函数层300，所述第一功函数层300位于所述PMOS区域的所述第一阻挡层200上；

第二功函数层400，所述第二功函数层400位于所述NMOS区域的所述第一阻挡层200上和所述PMOS区域的所述第一功函数层300上，其中，所述第三鳍片20和所述第四鳍片40上具有不同厚度的所述第二功函数层400。

在本申请实施例中，所述第一阻挡层200包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。所述第一功函数层300包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。所述第二功函数层400包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。

本申请提供的CMOS器件的叠层结构简单，能有效提高小尺寸金属栅阈值控制效果。

由于本发明实施例二所介绍的器件，为实施本发明实施例一的方法的所制备的器件，故而基于本发明实施例一所介绍的方法，本领域所属人员能够了解该器件的具体结构及变形，故而在此不再赘述。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

本申请实施例提供的调节高K金属栅CMOS器件阈值的方法和CMOS器件，通过调节NMOS区域金属栅阻挡层的厚度调节NMOS阈值，通过调节PMOS区域的NMOS WFL功函数层厚度调节PMOS阈值，集成工艺简单，而且不仅可以调节TiNx基材料厚度，还可以调节NMOS WFL层厚度，厚度可控范围大，另外，PMOS的控制变化层离界面较远可有效减少对沟道的工艺损伤。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。