机译:纳米级CMOS器件的高k栅堆叠中的击穿
School of EEE, Nanyang Technological University, Singapore 639798;
high-k; CMOS; breakdown; gate dielectrics; MOSFET;
机译:UV / VUV增强的RTP对90-nm以下CMOS制程的金属栅极/高K栅极堆叠的工艺变化和器件性能的影响
机译:在栅极优先的CMOSFET中使用NH_3灰化工艺改善了金属/高k栅极堆叠的栅极边缘轮廓
机译:HfO / sub 2 // HfSi / sub x / O / sub y /高k栅堆叠,漏电流极低,适用于低功率多晶硅栅CMOS应用
机译:先进的高k金属栅极CMOS器件中栅极电介质击穿的路径发现
机译:具有通过RPECVD制备的堆叠氧化物/氮化物和氮氧化物栅极电介质的CMOS器件的故障和可靠性。
机译:具有纳米堆叠的高k栅极电介质和3D鳍形结构的高性能III-V MOSFET
机译:用于纳米级CMOS器件的超薄栅极氧化物和高k电介质的可靠性建模