微机电系统(MEMS)器件的晶圆级气密密封工艺

摘要

本发明实施例提供了具有腔体的微机电系统(MEMS)结构，腔体使用掩模层气密密封。覆盖衬底布置在MEMS衬底上方，覆盖衬底包括可移动元件。覆盖衬底包括布置在可移动元件上方并开口至可移动元件的腔体，并且包括与腔体流体连通的密封开口。掩模层布置在覆盖衬底上方。掩模层突出在密封开口上方并且横向包围布置在密封开口上方的掩模开口。密封层布置在掩模层和掩模开口上方。密封层配置为气密密封腔体。本发明还提供了制造MEMS结构的方法。本发明实施例涉及微机电系统(MEMS)器件的晶圆级气密密封工艺。

说明书

技术领域

本发明实施例涉及微机电系统(MEMS)器件的晶圆级气密密封工艺。

背景技术

诸如加速器、压力传感器和传声器的微机电系统(MEMS)器件已被发现广泛用于许多现代电子器件。例如，MEMS加速器通常用于汽车(例如，在安全气囊展开系统中)、平板电脑或智能手机中。对于许多应用，将MEMS器件电连接至微控制器、微处理器或专用集成电路(ASIC)以形成完整的MEMS系统。

发明内容

根据本发明的一些实施例，提供了一种微机电系统(MEMS)结构，包括：MEMS衬底，具有可移动元件；覆盖衬底，布置在所述MEMS衬底上方，其中，所述覆盖衬底包括布置在所述可移动元件上方并开口至所述可移动元件的腔体，并且其中，所述覆盖衬底包括与所述腔体流体连通的密封开口；掩模层，布置在所述覆盖衬底上方，其中，所述掩模层悬置在所述密封开口上方并且横向包围在所述密封开口上方布置的掩模开口；以及密封层，布置在所述掩模层和所述掩模开口上方，其中，所述密封层配置为气密密封所述腔体。

根据本发明的另一些实施例，还提供了一种制造微机电系统(MEMS)结构的方法，所述方法包括：提供布置在MEMS衬底上方的覆盖衬底，其中，所述覆盖衬底包括开口至所述MEMS衬底的腔体；在所述覆盖衬底上方形成掩模层；实施至所述掩模层内的第一蚀刻以形成暴露所述覆盖衬底的选择区域的掩模开口；穿过所述掩模开口，实施至所述覆盖衬底内的第二蚀刻以形成密封开口，其中，所述密封开口形成为与所述腔体流体连通，并且其中，形成具有超过所述掩模开口的底部宽度的顶部宽度的所述密封开口；以及在目标压力 下形成位于所述掩模开口上方的密封层以将所述腔体气密密封为具有所述目标压力。

根据本发明的又一些实施例，还提供了一种微机电系统(MEMS)结构，包括：MEMS衬底，具有可移动元件；集成电路(IC)，布置在所述MEMS衬底的下侧下方并接合至所述MEMS衬底的下侧，其中，所述IC包括开口至所述可移动元件的IC腔体；覆盖衬底，布置在所述MEMS衬底的上侧上方并接合至所述MEMS衬底的上侧，其中，所述覆盖衬底包括开口至所述可移动元件的覆盖腔体，其中，所述覆盖衬底包括与所述覆盖腔体流体连通的密封开口，并且其中，所述密封开口具有至少约30比1的高度与顶部宽度的比；掩模层，布置在所述覆盖衬底上方，其中，所述掩模层悬置在所述密封开口上方并横向包围布置在所述密封开口上方的掩模开口；以及密封层，布置在所述掩模层和所述掩模开口上方，其中，所述密封层部分填充所述掩模开口并且配置为气密密封所述覆盖腔体。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A示出了使用掩模层以密封腔体的微机电系统(MEMS)结构的一些实施例的截面图。

图1B示出了图1A的掩模层的一些实施例的放大的截面图。

图1C示出了具有额外的腔体的图1A的MEMS结构的一些实施例的展开的截面图。

图2A示出了使用掩模层以密封腔体的MEMS结构的其他实施例的截面图。

图2B示出了图2A的掩模层的一些实施例的放大的截面图。

图2C示出了具有额外的腔体的图2A的MEMS结构的一些实施例的展开的截面图。

图3示出了制造MEMS结构的方法的一些实施例的流程图，其中，掩模 层用于密封腔体。

图4-14、15A-D以及16A-D示出了根据图3的在各个制造阶段的MEMS结构的一些实施例的一系列截面图。

具体实施方式

以下公开内容提供了许多不同的实施例或实例以实现本发明的不同特征。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各实施例中重复参考标号和/或字符。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。

根据制造微机电系统(MEMS)器件的一些方法，提供或以其他方式形成覆盖器件。覆盖器件包括覆盖衬底和布置在覆盖衬底的下表面上的覆盖介电层。覆盖衬底和覆盖介电层限定位于覆盖器件的下侧上的腔体和沟槽。腔体垂直延伸穿过覆盖介电层，进入覆盖衬底中。沟槽垂直延伸至覆盖介电层中，并横向穿过覆盖介电层至腔体。将覆盖器件接合至MEMS衬底的上侧，并将集成电路接合至MEMS衬底的下侧，从而使用初始压力密封腔体和沟槽。

在将覆盖器件和集成电路接合至MEMS衬底之后，使用目标压力重新密封腔体。有利地，这允许具有不同目标压力的多个MEMS器件将由同一晶圆形成在一起。例如，当初始压力可能不是用于MEMS器件的目标压力时，对于与MEMS器件形成在一起的额外的MEMS器件，初始压力可能是目标压力。 为了重新密封腔体，穿过覆盖衬底的选择区域，对覆盖介电层实施第一蚀刻，以在沟槽上方形成密封开口。通过横向包围位于覆盖衬底上方的选择区域并且在第一蚀刻结束时去除的掩模层来选择选择区域。此外，穿过密封开口中的覆盖介电层的暴露的区域，对沟槽实施第二蚀刻，以扩大密封开口并且暴露沟槽。通过实施第一和第二蚀刻，形成了在目标压力下密封所述密封开口的密封层，从而使用目标压力重新密封腔体。

上述形成MEMS器件的方法的挑战是由第一蚀刻产生的，并且导致产量降低。由于第一蚀刻通常是高纵横比蚀刻(即，形成高纵横比开口的蚀刻)，因此第一蚀刻通常具有长的蚀刻时间和横向蚀刻。横向蚀刻将密封开口的宽度增大为超过位于覆盖衬底上方的掩模开口的宽度(即，横向蚀刻腐蚀最接近密封开口的覆盖衬底的侧壁以底切掩模层的边缘)，并且使控制密封开口的轮廓和顶部宽度面临更多挑战。此外，由于密封开口通常具有放大的顶部宽度的高纵横比，因此实施第二蚀刻并且形成密封层通常更具挑战性。对于前者，通过密封开口将足够量的蚀刻剂应用于介电层可能更具挑战性。对于后者，由于放大的顶部宽度而在密封开口上方形成密封层可能更具挑战性。此外，穿过密封开口而在密封开口内(例如，沿着密封开口的底部)形成密封层更具挑战性。

根据上述内容，本申请涉及制造MEMS器件的改进的方法，所述方法使用第一蚀刻的掩模层以用于重新密封腔体。代替在第一蚀刻结束时去除掩模层，掩模层完整地保留以用于重新密封腔体。由于掩模开口具有比密封开口更小的顶部宽度，因此可在掩模开口上方更容易地形成密封层而不必在密封开口内形成密封层。这简化了重新密封腔体的工艺并且提高产量。

根据改进的方法的一些实施例，提供或以其他方式形成了覆盖衬底，所述覆盖衬底限定在覆盖衬底的下侧上的腔体。将覆盖衬底接合至MEMS衬底的上侧，并将集成电路接合至MEMS衬底的下侧，从而密封腔体。在覆盖衬底上方形成掩模层，横向包围覆盖衬底的选择区域以及位于选择区域上方的掩模开口。根据掩模层，穿过覆盖衬底的选择区域和掩模开口实施蚀刻以形成与腔体流体连通的密封开口。在一些实施例中，密封开口与腔体直接流体连通。在其他实施例中，密封开口通过从横向邻近腔体的点延伸至腔体的沟槽与腔体间接流体连通。然后，在目标压力下，在掩模开口上方形成密封层，从而使用目 标压力重新密封腔体。

有利地，在蚀刻期间覆盖衬底的任何横向蚀刻基本上不影响掩模开口的顶部宽度。因此，可以将掩模开口的大小调整为适当宽度以密封位于掩模开口上方的密封开口。此外，在一定程度上，密封开口通过沟槽与腔体相接，沟槽可形成为邻接覆盖衬底，因此在蚀刻后没有额外的蚀刻用于暴露沟槽。通过简化密封，并且消除通过密封开口的覆盖介电层的蚀刻，可提高产量并且可更容易地将具有不同压力的MEMS器件形成在一起。

参考图1A，提供了MEMS结构的一些实施例的截面图100A。例如，MEMS结构包括支持MEMS操作的集成电路(IC)102，并且为例如，诸如专用集成电路(ASIC)、微处理器或微控制器的互补金属-氧化物-半导体(CMOS)集成电路。IC102包括器件区104，器件区104布置在IC 102的IC衬底106上方且位于IC 102的下侧108和IC102的后段制程(BEOL)金属化堆叠件110之间。器件区104包括电子组件(未示出)，例如，晶体管、电容器、电阻器、电感器和二极管中的一个或多个。例如，IC衬底106可为块状半导体衬底或SOI衬底。

BEOL金属化堆叠件110包括层间介电(ILD)层112和在ILD层112内堆叠的金属化层114、116。例如，ILD层112可为低κ电介质(即，具有小于约3.9的介电常数的电介质)或氧化物。金属化层114、116包括具有IC接合环118的上部金属化层116。IC接合环118横向包围IC腔体120，IC腔体120限定在ILD层112的表面122上方，并且IC腔体120相对于ILD层112的上表面124凹进。此外，在一些实施例中，IC接合环118位于暴露IC接合环118的ILD层112中的环形IC开口126下方。BEOL金属化堆叠件110的接触件128将器件区104电连接至金属化层114、116，并且BEOL金属化堆叠件110的通孔130使金属化层114、116彼此电连接。例如，金属化层114、116、接触件128、通孔130以及IC接合环118可为诸如铝铜、锗、铜、钨或一些其他金属的导电材料。

MEMS器件132布置在IC 102上方并且与IC 102接合。例如，MEMS器件132可为运动传感器、压力传感器或传声器。MEMS器件132包括MEMS衬底134。例如，MEMS衬底134可为块状半导体衬底、SOI衬底或绝缘体 上多晶硅(POI)衬底。MEMS衬底134包括基底区136和环形安装区138。基底区136具有布置在IC腔体120上方的可移动或柔性元件140(例如，质量块)。此外，基底区136通常具有基本一致的厚度，和/或限定可移动或柔性元件140的一个或多个MEMS开口142。在一些实施例中，MEMS开口(一些开口)142进一步限定使可移动或柔性元件140悬置在IC腔体120上方的弹簧144。环形安装区138从基底区136朝IC102凸出，并且与IC接合环118垂直对齐。此外，环形安装区138横向包围IC腔体120，并内衬于MEMS接合环146。MEMS接合环146与IC接合环118电连接，并且在一些实施例中，延伸至ILD层112中的环形IC开口126中。MEMS接合环146是或者以其他方式包括例如，铝铜、铜、锗或一些其他金属。

在MEMS器件132的操作期间，可移动或柔性元件140与外部刺激呈正比例偏转，外部刺激诸如应用于可移动或柔性元件140的运动或声波。因此，可通过检测偏转度定量外部刺激。在一些实施例中，使用可移动或柔性元件140以及沿着ILD层112的凹进表面122布置的感测电极(未示出)之间的电容耦合检测偏转度。在这种实施例中，可将可移动或柔性元件140电连接至IC102(例如，通过MEMS接合环146)。

覆盖器件148布置在MEMS器件132上方并且与MEMS器件132接合。覆盖器件148包括覆盖衬底150和作为覆盖衬底150的下表面154的衬垫的覆盖介电层152。覆盖衬底150具有相对于下表面154凹进并位于覆盖腔体158上方的表面156。覆盖腔体158与位于可移动或柔性元件140上方的IC腔体120垂直对齐，并且在一些实施例中，覆盖腔体158与IC腔体120(例如，通过MEMS开口142)流体连通。覆盖衬底150还具有穿过覆盖衬底150延伸至覆盖介电层152，并横向邻近覆盖腔体158的密封开口160。例如，覆盖衬底150可为块状半导体衬底或SOI衬底。覆盖介电层152将覆盖衬底150与MEMS器件132隔开，并且横向包围覆盖腔体158。此外，覆盖介电层152具有位于密封开口160下方的沟槽162。沟槽162垂直延伸穿过覆盖介电层152，并且横向穿过覆盖介电层152至覆盖腔体158。例如，覆盖介电层152可为诸如二氧化硅的氧化物。

尽管未示出，在一些实施例中，防粘连层作为IC和/或覆盖腔体120、158 的表面和/或MEMS器件132的表面的衬垫层。有利地，防粘连层防止在MEMS器件132操作期间，可移动或柔性元件140的粘连。通常，防粘连层为共形自组装单层(SAM)，但其他防粘连层是可接受的。

掩模层164布置在覆盖衬底150上方，并围绕密封开口160的外围，并且密封层166布置在掩模层164上方。掩模层164悬置在密封开口160上，并且包括位于密封开口160上方的掩模开口168。掩模开口168具有比密封开口160更小的覆盖区(footprint)，并且通常垂直集中在密封开口160的中心。密封层166插入掩模开口168以气密密封覆盖腔体158(并且在一些实施例中，IC腔体120)，且通常与掩模层164共享覆盖区。此外，密封层166部分填充掩模开口168。例如，掩模和密封层164、166可为诸如二氧化硅的电介质，一些其他氧化物，氮化硅，或一些其他氮化物。

参考图1B，提供了密封开口160和掩模开口168的一些实施例的放大的截面图100B。密封开口160位于掩模开口168之下和覆盖衬底150内。密封开口160具有通常超过约30的高度(即，顶部与底部之间的距离)与顶部宽度W₁的比。在一些实施例中，密封开口160的高度为约160微米至约200微米，诸如约175或180微米。在一些实施例中，密封开口160的顶部宽度W₁为约3至约5微米，诸如约3.94或3.80微米。此外，密封开口160具有从密封开口顶部宽度W₁逐渐减小的宽度。在一些实施例中，密封开口160的侧壁表面具有相对于覆盖衬底150的下表面154(参见图1A)的约75度至约90度的角度θ。

掩模开口168位于密封开口160上方和掩模层164内。在一些实施例中，掩模层164具有约0.1微米至约5.0微米的厚度T₁，诸如约2.4微米或诸如约2.0微米至约3.0微米。掩模开口168具有基本上一致的宽度或者以其他方式逐渐减小至底部宽度W₂的宽度，并且通常垂直集中于密封开口160的中心上方。在一些实施例中，掩模开口底部宽度W₂为约0.5微米至约5.0微米，诸如约1.4微米或诸如约2.0微米至约3.0微米。掩模开口底部宽度W₂小于密封开口顶部宽度W₁，使得掩模层164悬置在密封开口160上方。在一些实施例中，悬置的程度(例如，掩模开口160和密封开口168的相邻侧壁表面之间的横向距离，和/或密封开口顶部宽度W₁和掩模开口底部宽度W₂之间的差的一 半)为约0.2微米至约5.0微米，诸如约2.5微米。

密封层166覆盖掩模层164以气密密封密封开口160。密封层166具有通常不小于掩模开口168的顶部宽度W₃的一半的厚度T₂。在一些实施例中，密封层厚度T₂为约0.25微米至约2.5微米，诸如约1.25微米。此外，密封层166与掩模层164共享覆盖区，并且集中于掩模层164的中心。除了覆盖掩模层164之外，密封层166至少部分填充掩模开口168。密封层166填充掩模开口168达到的深度D取决于掩模开口顶部宽度W₃和密封层厚度T₂。在一些实施例中，其中，掩模开口顶部宽度W₃为约0.5微米至约2.0微米，深度D为约0.0微米至约2.0微米。在一些实施例中，其中，掩模开口顶部宽度W₃为约2.0微米至约4.0微米，深度D为约0.5微米至约4.0微米。在一些实施例中，其中，掩模开口顶部宽度W₃为约4.0微米至约5.0微米，深度D为约2.0微米至约5.0微米。

参考图1C，提供了MEMS结构的一些实施例的展开的截面图100C。MEMS结构包括在常见MEMS器件132周围集成在一起的第一感测区170A和第二感测区170B。上文参考图1A和图B描述第一感测区170A，并且所述第一感测区170A可配置为例如，运动传感器、压力传感器或传声器。第二感测区170B邻近第一感测区170A。此外，例如，第二感测区170B可配置为运动传感器、压力传感器或传声器。然而，第二感测区170B可为与第一感测区170A不同的类型或结构。

第二感测区170B包括第二IC腔体172以及垂直布置在覆盖器件148和IC102之间的第二覆盖腔体174。第二覆盖腔体174具有与覆盖腔体158不同的压力。类似地，在一些实施例中，第二IC腔体172具有与IC腔体120不同的压力。能够看出，当将IC102、MEMS器件132和覆盖器件148接合在一起时，最初可将覆盖腔体158、174的压力设置在相同压力。有利地，在最初将覆盖腔体158密封之后，密封开口160允许改变覆盖腔体158的压力。布置在第二覆盖和IC腔体172、174内，MEMS衬底134包括第二可移动或柔性元件176。第二可移动或柔性元件176通常由MEMS衬底134的基底区136中的一个或多个第二MEMS开口178限定。在一些实施例中，第二MEMS开口178进一步限定将可移动或柔性元件176悬置在第二覆盖和IC腔体172、 174之间的弹簧180。

尽管第一和第二感测区170A、170B在上面描述为在常见MEMS器件132周围被集成在一起，但在可选择实施例中，第一和第二感测区170A、170B可为独立的。例如，在MEMS器件的大量制造期间以及在划切之前，第一和第二感测区170A、170B可能对应于布置在常见晶圆上的独立的MEMS器件。此外，尽管上述讨论局限于第一和第二感测区170A、170B，但应该理解可接受额外的感测区。例如，在MEMS器件的大量制造期间以及在划切之前，布置在常见晶圆上的感测区可具有与其他感测区不同的压力。有利地，可使用由掩模和密封层密封的密封开口获得这些不同的压力。

参考图2A，提供了MEMS结构的一些其他实施例的截面图200A。与图1A的实施例相比，没有沟槽用于密封覆盖腔体158(并且在一些实施例中，IC腔体120)。更确切地，MEMS结构包括可选择覆盖器件202而没有沟槽。覆盖器件202横向布置在MEMS器件132上方并与MEMS器件132接合。覆盖器件202包括覆盖衬底204和作为覆盖衬底204的下表面208的衬垫的覆盖介电层206。覆盖衬底204具有相对于下表面208凹进和位于覆盖腔体158上方的表面210。此外，覆盖衬底204具有穿过覆盖衬底204直接延伸至覆盖腔体158的密封开口212。例如，覆盖衬底204可为块状半导体衬底或SOI衬底。覆盖介电层206使覆盖衬底204与MEMS器件132分隔，并且横向包围覆盖腔体158。例如，覆盖介电层206可为诸如二氧化硅的氧化物。

掩模层164布置在覆盖衬底204上方，并围绕密封开口212的外围，并且密封层166布置在掩模层164上方。掩模层164悬置在密封开口212上方，其中，掩模开口168位于密封开口212上方。掩模开口168具有比密封开口212更小的覆盖区，并且通常垂直集中在密封开口212的中心。密封层166插入掩模开口168以气密密封覆盖腔体158，且通常与掩模层164共享覆盖区。此外，密封层166部分填充掩模开口168。

参考图2B，提供了密封开口212和掩模开口168的一些实施例的放大的截面图200B。密封开口212位于掩模开口168之下和覆盖衬底204内。密封开口212具有通常超过约30的高度与顶部宽度W₄的比。在一些实施例中，密封开口212的高度为约160微米至约200微米。在一些实施例中，密封开口 212的顶部宽度W₄为约3至约5微米。此外，密封开口212具有从顶部宽度W₄逐渐减小的宽度。在一些实施例中，密封开口212的侧壁表面具有相对于覆盖衬底204的下表面208(参见图2A)的约75度至约90度的角度σ。掩模开口168位于密封开口212的上方和掩模层164内。掩模开口底部宽度W₂小于密封开口顶部宽度W₄，使得掩模层164悬置在密封开口212上。在一些实施例中，悬置的程度为约0.2微米至约5.0微米。

参考图2C，提供了MEMS结构的一些实施例的展开的截面图200C。MEMS结构包括在常见MEMS器件132周围集成在一起的第一感测区214A和第二感测区214B。上文参考图2A以及图B描述第一感测区214A，并且所述第一感测区214A可配置为例如，运动传感器、压力传感器或传声器。第二感测区214B邻近第一感测区214A。此外，例如，第二感测区214B可配置为运动传感器、压力传感器或传声器。然而，第二感测区214B可为与第一感测区214A不同的类型或结构。

尽管第一和第二感测区214A、214B在上面描述为在常见MEMS器件132周围被集成在一起，但在可选择实施例中，第一和第二感测区214A、214B可为独立的。例如，在MEMS器件的大量制造期间以及在划切之前，第一和第二感测区214A、214B可能对应于布置在常见晶圆上的独立的MEMS器件。此外，尽管上述讨论局限于第一和第二感测区214A、214B，但应该理解可接受额外的感测区。例如，在MEMS器件的大量制造期间以及在划切之前，布置在常见晶圆上的感测区可具有与其他感测区不同的压力。

参考图3，流程图300提供了制造MEMS结构的方法的一些实施例，其中，掩模层用于密封腔体。

在302处，提供或以其他方式形成覆盖器件。覆盖器件包括覆盖衬底和布置在覆盖衬底的第一表面上的覆盖介电层。腔体延伸穿过覆盖介电层至相对于第一表面凹进的覆盖衬底的第二表面。

在304处，通过覆盖介电层将覆盖衬底熔融接合至MEMS衬底的第一侧。

在306处，实施至MEMS衬底内的第一蚀刻以使MEMS衬底的第二侧凹进，MEMS衬底的第二侧与MEMS衬底的第一侧相对，围绕横向包围腔体的环形安装区。

在308处，形成作为环形安装区的衬垫的MEMS接合环。

在310处，实施至MEMS衬底内的第二蚀刻以形成与腔体垂直对齐的可移动或柔性元件。

在312处，通过环形安装区和MEMS接合环将MEMS衬底的第二侧共晶接合至IC。

在314处，在覆盖衬底的第三表面上形成掩模层，覆盖衬底的第三表面位于覆盖衬底的与该覆盖衬底的第一和第二表面相对的一侧上。

在316处，实施至掩模层内的第三蚀刻以形成具有基本均匀宽度的掩模开口。

在318处，穿过掩模开口，实施至覆盖衬底内的第四蚀刻以形成邻接覆盖衬底的第一或第二表面的密封开口。密封开口具有大于掩模开口的宽度的顶部宽度并且与腔体流体连通。

在320处，在掩模层上形成密封层并且至少部分填充掩模开口以气密密封腔体。在用于腔体的目标压力下形成密封层，从而在目标压力下密封腔体。

在322处，实施至掩模和密封层内的第五蚀刻以去除横向包围掩模开口的外围区。

有利地，在掩模层上方形成密封层允许腔体被更容易地密封。可将掩模开口调整大小而不考虑在第四蚀刻期间发生的横向蚀刻。这反过来允许掩模开口被调整为足够窄的大小以在掩模开口上方形成密封层而不必填充或对密封开口加衬。如上所述，只要密封开口通常具有高纵横比，则填充或对密封开口加衬可能是挑战性的。

此外，有利地，在掩模层上方形成密封层有利地促进MEMS器件的晶圆级密封和具有不同目标压力的MEMS器件的大量制造。可根据步骤302-312使用常见晶圆将MEMS器件形成在一起。此后，可根据步骤314-322形成密封层和掩模层以密封具有相应目标压力MEMS器件。例如，可形成第一密封和掩模层以密封具有第一目标压力的MEMS器件的第一子集。此外，可形成第二密封和掩模层以密封具有第二目标压力的MEMS器件的第二子集。对于密封为具有目标压力的MEMS器件，可将常见晶圆划切以分离MEMS器件。

尽管以一系列步骤或事件的形式在本文示出和描述公开的方法(例如，由 流程图300描述的方法)，但应该理解，这种步骤或事件的示出的顺序不应被解释为限制性的。例如，一些步骤可以不同顺序发生和/或与除了本文示出的和/或描述的那些之外的其他步骤或事件同时发生。此外，并不需要所有示出的步骤以实施本文描述的一个或多个方面或实施例，并且可在一个或多个单独的步骤和/或阶段中实施一个或多个本文描述的步骤。

参考图4-14、图15A-D以及图16A-D，提供了在各个制造阶段的MEMS结构的一些实施例的截面图以示出图3的方法。尽管关于所述方法描述了图4-14、图15A-D以及图16A-D，但应当理解，图4-14、图15A-D以及图16A-D中公开的结构不局限于所述方法，而相反可单独地代表独立于所述方法的结构。类似地，尽管关于图4-14、图15A-D以及图16A-D描述了所述方法，但应当理解，所述方法不局限于图4-14、图15A-D以及图16A-D中公开的结构，而相反可独立地代表独立于图4-14、图15A-D以及图16A-D中公开的结构。

图4-6示出了相应于步骤302的一些实施例的截面图400、500、600。

如通过图4示出的，提供覆盖衬底150’。例如，覆盖衬底150’可为块状半导体衬底或SOI衬底。此外，例如，覆盖衬底150’可具有约160微米至约200微米的厚度，诸如约175或180微米。

而且通过图4示出的，在覆盖衬底150’上方形成覆盖介电层152’，作为覆盖衬底150’的第一表面154’的衬垫。可使用气相沉积(例如，化学气相沉积(CVD))、热氧化、旋转涂布或任何其他适当的沉积技术形成覆盖介电层152’。此外，例如，可将覆盖介电层152’形成为诸如二氧化硅的氧化物。

如通过图5示出的，在一些实施例中，穿过覆盖介电层152’的选择沟槽区实施至覆盖介电层152’(参见图4)内的第一蚀刻。第一蚀刻导致剩余的覆盖介电层152”具有沟槽162。沟槽162横向延伸穿过剩余的覆盖介电层152”，并且垂直穿过剩余的覆盖介电层152”。用于实施第一蚀刻的工艺可包括形成第一光刻胶层502，所述光刻胶层掩蔽横向包围选择沟槽区的覆盖介电层152’的区域。此外，可根据第一光刻胶层502的图案将蚀刻剂504应用于覆盖介电层152’。此后，可将第一光刻胶层502去除。

如通过图6示出的，穿过覆盖介电层152”和覆盖衬底150’的选择腔体区，实施至覆盖介电层152”中(参见图5)和覆盖衬底150’中(参见图5)内的第二蚀 刻。第二蚀刻产生覆盖腔体158，覆盖腔体158限定为沿着相对于剩余的覆盖衬底150”的第一表面154”凹进的剩余的覆盖衬底150”的第二表面156。此外，就形成沟槽162而言，覆盖腔体158邻接沟槽162。用于实施第二蚀刻的工艺可包括第二光刻胶层602，第二光刻胶层602掩蔽覆盖介电层152”和覆盖衬底150’的横向包围选择腔体区的区域。此外，根据第二光刻胶层602的图案，可将一种或多种蚀刻剂604应用于覆盖介电层152”和覆盖衬底150’。此后，可将第二光刻胶层602去除。

图7示出了相应于步骤304的一些实施例的截面图700。如示出的，提供MEMS衬底134’并通过覆盖介电层152将MEMS衬底134’接合至覆盖衬底150”。接合密封覆盖腔体158，并且在一些实施例中，密封沟槽162。接合MEMS衬底134’与覆盖衬底150”的工艺通常包括熔融接合工艺。

图8和9示出了相应于步骤306的一些实施例的截面图800、900。

如通过图8示出的，在一些实施例中，实施减薄工艺以减小MEMS衬底134’的厚度(参见图7)。减薄工艺产生更薄的MEMS衬底134”，所述衬底具有针对于制造中的MEMS器件的厚度。例如，减薄工艺可包括化学机械抛光(CMP)工艺。

如通过图9示出的，通过选择区域，实施至MEMS衬底134”(参见图8)内的第三蚀刻以使环形安装区138周围的MEMS衬底134”凹进。第三蚀刻导致剩余的MEMS衬底134”’具有基底区136’和从基底区136’中突出的环形安装区138。基底区和环形安装区136’、138通常具有基本均匀的厚度，并且环形安装区138横向包围覆盖腔体158。在一些实施例中，环形安装区138的宽度从基底区136’开始逐渐减小。实施第三蚀刻的工艺可包括形成掩蔽环形安装区138的第三光刻胶层902。此外，可根据第三光刻胶层902的图案将蚀刻剂904应用于MEMS衬底134”。此后，可将第三光刻胶层902去除。

图10和11示出相应于步骤308的一些实施例的截面图1000、1100。

如通过图10示出的，在基底区136’上方形成MEMS接合环层146’并且MEMS接合环层146’对环形安装区138加衬。可使用气相沉积、热氧化、旋转涂布或任何其他适当的沉积技术形成MEMS接合环层146’。然而，通常共形形成MEMS接合环层146’。例如，可将MEMS接合环层146’形成为诸如铝 铜或锗的金属。

如通过图11示出的，通过与环形安装区138横向隔开的选择区域将第四蚀刻实施至MEMS接合环层146’(参见图10)内以去除这些选择区域。第四蚀刻导致局限于邻近环形安装区138的MEMS接合环146(例如，与环形安装区138横向隔开不大于环形安装区宽度的10％)。用于实施第四蚀刻的工艺可包括形成掩蔽环形安装区138的第四光刻胶层1102。此外，可根据第四光刻胶层1102的图案将蚀刻剂1104应用于MEMS接合环层146’。此后，可将第四光刻胶层1102去除。

图12示出了相应于步骤310的一些实施例的截面图1200。如通过图12示出的，通过位于覆盖腔体158上方的选择区域将第五蚀刻实施至MEMS衬底134”’中(参见图11)。第五蚀刻导致具有基底区136的剩余的MEMS衬底134，所述基底区具有一个或多个MEMS开口142。MEMS开口142限定与覆盖腔体158垂直对齐的可移动或柔性元件140。此外，在一些实施例中，MEMS开口142限定悬置可移动或柔性元件140的弹簧144，和/或打开覆盖腔体158。实施第五蚀刻的工艺可包括形成掩蔽横向包围选择区域的MEMS衬底134”’的区域的第五光刻胶层1202。此外，可根据第五光刻胶层1202的图案将蚀刻剂1204应用于MEMS衬底134”’。此后，可将第五光刻胶层1202去除。

尽管未示出，在一些实施例中，可形成防粘连层，所述防粘连层作为覆盖腔体158的表面和/或剩余的MEMS衬底134的表面的衬垫。有利地，防粘连层防止在制造中的MEMS器件的操作期间的可移动或柔性元件140的粘连。例如，可将防粘连层形成为共形SAM。

图13示出了相应于步骤312的一些实施例的截面图1300。如示出的，提供IC102，其中，器件区104布置在IC 102的IC衬底106上方并位于IC 102的下侧108和IC 102的BEOL金属化堆叠件110之间。BEOL金属化堆叠件110包括ILD层112和在ILD层112内堆叠的金属化层114、116。金属化层114、116包括具有IC接合环118的上部金属化层116。IC接合环118横向包围IC腔体120，IC腔体120限定在相对于ILD层112的上表面124凹进的ILD层112的表面122上方。此外，在一些实施例中，IC接合环118位于暴露IC 接合环118的ILD层112中的环形IC开口126下方。BEOL金属化堆叠件110的接触件128将器件区104电连接至金属化层114、116，并且BEOL金属化堆叠件110的通孔130使金属化层114、116彼此电连接。

而且示出，通过IC接合环118和环形安装区138将IC 102接合至MEMS衬底134。接合密封IC和覆盖腔体120、158。接合MEMS衬底134与IC 102的工艺通常包括共晶接合工艺。

图14示出了相应于步骤314的一些实施例的截面图1400。如示出的，在覆盖衬底150”上方形成掩模层164’。可使用气相沉积、热氧化、旋转涂布或任何其他适当的沉积技术形成掩模层164’。例如，可将掩模层164’形成为诸如二氧化硅的电介质，一些其他氧化物、氮化硅或一些其他氮化物。此外，例如，可形成具有约0.1微米至约5.0微米的厚度的掩模层164’，诸如约2.4微米。

图15A-D示出相应于步骤316-322的一些实施例的截面图1500A-D。截面图1500A-D示出根据图1A-C的MEMS结构的形成，其中，密封开口与被密封的腔体间接流体连通。

图15A示出了相应于步骤316的一些实施例的截面图1500A。如示出的，通过横向邻近覆盖腔体158的掩模层164’的选择区域，实施至掩模层164’内(参见图14)的第六蚀刻。第六蚀刻导致剩余的掩模层164”，所述掩模层具有暴露位于沟槽162上的覆盖衬底150”的密封开口区的掩模开口168。将掩模开口168调整大小以促进在掩模开口168上方形成密封层，并且具有基本均匀的宽度或朝IC 102逐渐减小的宽度。在一些实施例中，形成具有约0.5微米至约5.0微米的顶部宽度的掩模开口168。实施第六蚀刻的工艺可包括形成掩蔽横向包围密封开口区的掩模层164’的区域的第六光刻胶层1502。此外，可根据第六光刻胶层1502的图案将蚀刻剂1504应用于掩模层164’。此后，可将第六光刻胶层1502去除。

图15B示出了相应于步骤318的一些实施例的截面图1500B。如示出的，通过密封开口区将第七蚀刻实施至覆盖衬底150”内(参见图15A)以暴露沟槽162。有利地，由于沟槽162垂直延伸通过覆盖介电层152(与垂直延伸至剩余的覆盖介电层152”内的点相对)，可将第七蚀刻局限于覆盖衬底150”。

第七蚀刻导致剩余的覆盖衬底150，所述覆盖衬底具有位于沟槽162之上并暴露沟槽162的密封开口160。形成具有通常超过约30的高度与顶部宽度的比的密封开口160。在一些实施例中，密封开口160的高度为约160微米至约200微米。在一些实施例中，密封开口160的顶部宽度为约3至约5微米。还形成具有从顶部宽度逐渐减小的宽度的密封开口160。在一些实施例中，密封开口160的侧壁表面具有相对于覆盖衬底150的第一表面154的约75度至约90度的角度。密封开口160的顶部宽度形成为大于掩模开口168的底部宽度，从而使得掩模层164”悬置在密封开口160上方。在一些实施例中，悬置的程度为约0.2微米至约5.0微米。

实施第七蚀刻的工艺可包括根据掩模层164”的图案并通过掩模开口168将蚀刻剂1506应用于覆盖衬底150”。因此，掩模层164”充当第七蚀刻期间的掩模。相对于掩模层164”，蚀刻剂1506对于覆盖衬底150”有选择性，因此掩模层164”最低限度地受第七蚀刻影响。例如，在覆盖衬底150”为硅且掩模层164”为氧化物的情况下，可使用高选择性蚀刻方案(例如，具有至少100的选择性的蚀刻方案)。由于密封开口160的高纵横比，在应用蚀刻剂1506时发生覆盖衬底150”的横向蚀刻。横向蚀刻将密封开口160的顶部宽度增大为超过掩模开口底部宽度，从而产生掩模层164”的悬置。

图15C示出了相应于步骤320的一些实施例的截面图1500C。如示出的，在目标压力下，在掩模层164”和掩模开口168上方形成密封层166’，从而在目标压力下密封覆盖腔体158(并且在一些实施例中，IC腔体120)。形成具有通常不小于掩模开口顶部宽度的一半的厚度的密封层166’。在一些实施例中，形成在约0.25微米至约2.5微米下的密封层厚度。此外，形成至少部分填充掩模开口168的密封层166’。密封层166’填充掩模开口168达到的深度取决于掩模开口顶部宽度和密封层厚度。取决于目标压力，可使用气相沉积、热氧化、旋转涂布或任何其他适当的沉积技术形成密封层166’。对于小于毫巴的目标压力，可使用溅射沉积。对于约0.1托至约100托的目标压力，可使用次大气压CVD(SACVD)。对于小于标准大气压(atm)的目标压力，可使用大气压CVD(APCVD)。

图15D示出了相应于步骤322的一些实施例的截面图1500D。如示出的， 通过横向包围密封开口160的选择的区域，实施至掩模和密封层164”、166’中(参见图15C)内的第八蚀刻以去除选择区域。实施第八蚀刻的工艺可包括形成掩蔽密封开口160并横向包围选择区域的第七光刻胶层1508。此外，可根据第七光刻胶层1508的图案将一种或多种蚀刻剂1510应用于掩模和密封层164”、166’。此后，可将第七光刻胶层1508去除。

图16A-D示出相应于步骤316-322的一些实施例的可选择截面图1600A-D。截面图1600A-D示出根据图2A-C形成的MEMS结构，其中，密封开口与被密封的腔体间接流体连通。

图16A示出了相应于步骤316的一些实施例的截面图1600A。如示出的，通过位于覆盖腔体158上的掩模层164’的选择区域，实施至掩模层164’内(参见图14)的第六蚀刻。第六蚀刻导致剩余的掩模层164”’，所述掩模层164”’具有暴露位于覆盖腔体158上方的覆盖衬底204’的密封开口区的掩模开口168。覆盖衬底204’具有横向包围覆盖腔体158的第一表面208，并且内衬于不具有沟槽的覆盖介电层206。此外，覆盖衬底204’具有位于覆盖腔体158上方的第二表面210’并且相对于第一表面208凹进。实施第六蚀刻的工艺可包括形成掩蔽横向包围密封开口区的掩模层164’的区域的第六光刻胶层1602。此外，可根据第六光刻胶层1602的图案将蚀刻剂1604应用于掩模层164’。此后，可将第六光刻胶层1602去除。

图16B示出了相应于步骤318的一些实施例的截面图1600B。如示出的，通过密封开口区将第七蚀刻实施至覆盖衬底204’内(参见图16A)以暴露覆盖腔体158(并且在一些实施例中，IC腔体120)。第七蚀刻导致剩余的覆盖衬底204，所述覆盖衬底具有位于覆盖腔体158上方并暴露覆盖腔体158的密封开口212。形成具有从密封开口212的顶部宽度逐渐减小的宽度的密封开口212。形成顶部宽度大于掩模开口底部宽度的密封开口使得掩模层164”’悬置在密封开口212上方。实施第七蚀刻的工艺可包括根据掩模层164”’的图案并通过掩模开口168将蚀刻剂1606应用于覆盖衬底204’。

图16C示出了相应于步骤320的一些实施例的截面图1600C。如示出的，在目标压力下在掩模层164”’和掩模开口168上方形成密封层166”，从而在目标压力下密封覆盖腔体158(并且在一些实施例中，IC腔体120)。形成具 有通常不小于掩模开口顶部宽度的一半的厚度的密封层166”。此外，形成至少部分填充掩模开口168的密封层166”。取决于目标压力，可使用气相沉积、热氧化、旋转涂布或任何其他适当的沉积技术形成密封层166’。例如，溅射沉积、SACVD和APCVD可分别用于小于毫巴的目标压力、约0.1托至约100托的目标压力和小于1atm的目标压力。

图16D示出了相应于步骤322的一些实施例的截面图1600D。如示出的，通过横向包围密封开口212的选择的区域将第八蚀刻实施至掩模和密封层164”’、166”内(参见图16C)以去除选择区域。实施第八蚀刻的工艺可包括形成掩蔽密封开口212并横向包围选择区域的第七光刻胶层1608。此外，可根据第七光刻胶层1608的图案将一种或多种蚀刻剂1610应用于掩模和密封层164”’、166”。此后，可将第七光刻胶层1608去除。

因此，从上述内容能够理解，本发明提供了MEMS结构。MEMS衬底包括可移动元件，并且覆盖衬底布置在MEMS衬底上方。覆盖衬底包括布置在可移动元件上方并且开口至所述可移动元件的腔体，并且覆盖衬底包括与腔体流体连通的密封开口。掩模层布置在覆盖衬底上方。掩模层突出在密封开口上方并横向包围布置在密封开口上方的掩模开口。密封层布置在掩模层和掩模开口上方。密封层配置为气密密封腔体。

在其他实施例中，本发明提供了制造MEMS结构的方法。提供了布置在MEMS衬底上方的覆盖衬底。覆盖衬底包括开口至MEMS衬底的腔体。在覆盖衬底上方形成掩模层。将第一蚀刻实施至掩模层内以形成暴露覆盖衬底的选择区域的掩模开口。穿过掩模开口将第二蚀刻实施至覆盖衬底以形成密封开口。形成与腔体流体连通的密封开口，并且形成具有超过掩模开口的底部宽度的顶部宽度的密封开口。在目标压力下，在掩模开口上方形成密封层以使用目标压力气密密封腔体。

仍在其他实施例中，本发明提供了MEMS结构。MEMS衬底包括可移动元件。IC布置在MEMS衬底的下侧之下并与MEMS衬底的下侧接合。IC包括开口至可移动元件的IC腔体。覆盖衬底布置在MEMS衬底的上侧上方并与MEMS衬底的上侧接合。覆盖衬底包括开口至可移动元件的覆盖腔体。覆盖衬底包括与覆盖腔体流体连通的密封开口，并且密封开口具有至少约30比 1的高度与顶部宽度的比。掩模层布置在覆盖衬底上方。掩模层突出在密封开口上方并横向包围布置在密封开口上方的掩模开口。密封层布置在掩模层和掩模开口上方。密封层部分填充掩模开口并配置为气密密封覆盖腔体。

根据本发明的一些实施例，提供了一种微机电系统(MEMS)结构，包括：MEMS衬底，具有可移动元件；覆盖衬底，布置在所述MEMS衬底上方，其中，所述覆盖衬底包括布置在所述可移动元件上方并开口至所述可移动元件的腔体，并且其中，所述覆盖衬底包括与所述腔体流体连通的密封开口；掩模层，布置在所述覆盖衬底上方，其中，所述掩模层悬置在所述密封开口上方并且横向包围在所述密封开口上方布置的掩模开口；以及密封层，布置在所述掩模层和所述掩模开口上方，其中，所述密封层配置为气密密封所述腔体。

在上述MEMS结构中，所述密封开口布置在所述腔体上方，并与所述腔体直接流体连通。

在上述MEMS结构中，所述密封开口布置为横向邻近所述腔体，并与所述腔体间接流体连通。

在上述MEMS结构中，还包括：覆盖介电层，布置在所述MEMS衬底和所述覆盖衬底之间，其中，所述覆盖介电层包括沟槽，所述沟槽从横向邻近所述腔体并且位于所述密封开口下方的点横向延伸至所述腔体。

在上述MEMS结构中，所述密封开口的高度与顶部宽度的比为至少约30比1。

在上述MEMS结构中，所述密封层具有至少为所述掩模开口的顶部宽度的约一半的厚度。

在上述MEMS结构中，所述掩模层在所述密封开口上方突出约0.2微米至约5.0微米。

在上述MEMS结构中，所述密封层部分地填充所述掩模开口至约0.5微米至约5.0微米的深度。

在上述MEMS结构中，所述掩模层包括氧化物，并且其中，所述覆盖衬底包括硅。

在上述MEMS结构中，还包括：集成电路(IC)，布置在所述MEMS衬底下方，其中，所述IC包括布置在所述可移动元件下方并且开口至所述可移动 元件的额外的腔体。

根据本发明的另一些实施例，还提供了一种制造微机电系统(MEMS)结构的方法，所述方法包括：提供布置在MEMS衬底上方的覆盖衬底，其中，所述覆盖衬底包括开口至所述MEMS衬底的腔体；在所述覆盖衬底上方形成掩模层；实施至所述掩模层内的第一蚀刻以形成暴露所述覆盖衬底的选择区域的掩模开口；穿过所述掩模开口，实施至所述覆盖衬底内的第二蚀刻以形成密封开口，其中，所述密封开口形成为与所述腔体流体连通，并且其中，形成具有超过所述掩模开口的底部宽度的顶部宽度的所述密封开口；以及在目标压力下形成位于所述掩模开口上方的密封层以将所述腔体气密密封为具有所述目标压力。

在上述方法中，还包括：实施至所述掩模层内的所述第一蚀刻以在所述腔体上方形成掩模开口；以及实施至所述覆盖衬底内的所述第二蚀刻以形成与所述腔体直接流体连通的所述密封开口。

在上述方法中，还包括：提供布置在所述MEMS衬底上方的所述覆盖衬底，其中，覆盖介电层布置在所述覆盖衬底和所述MEMS衬底之间，其中，所述覆盖介电层包括沟槽，所述沟槽从横向邻近所述腔体的点横向延伸至所述腔体；实施至所述掩模层内的所述第一蚀刻以在横向邻近所述腔体的点的上方形成所述掩模开口；以及实施至所述覆盖衬底内的所述第二蚀刻以形成通过所述沟槽与所述腔体间接流体连通的密封开口。

在上述方法中，还包括：在所述覆盖衬底的下表面上形成覆盖介电层；实施至所述覆盖介电层内的第三蚀刻以形成所述沟槽；穿过所述覆盖介电层实施第四蚀刻并将所述第四蚀刻实施至所述覆盖衬底内以形成所述腔体；以及通过所述覆盖介电层将所述覆盖衬底接合至所述MEMS衬底。

在上述方法中，还包括：形成具有至少约30比1的高度与顶部宽度的比的所述密封开口。

在上述方法中，还包括：形成具有约0.4微米至约10.0微米的顶部宽度的所述密封开口，所述顶部宽度大于所述掩模开口的底部宽度。

在上述方法中，还包括：形成具有至少为所述掩模开口的顶部宽度的约一半的厚度的所述密封层。

在上述方法中，还包括：通过溅射沉积、次大气压化学气相沉积以及大气压化学气相沉积之一形成所述密封层。

在上述方法中，还包括：将集成电路(IC)接合至所述MEMS衬底的与所述覆盖衬底相对的一侧，其中，所述IC包括开口至所述MEMS衬底的额外的腔体。

根据本发明的又一些实施例，还提供了一种微机电系统(MEMS)结构，包括：MEMS衬底，具有可移动元件；集成电路(IC)，布置在所述MEMS衬底的下侧下方并接合至所述MEMS衬底的下侧，其中，所述IC包括开口至所述可移动元件的IC腔体；覆盖衬底，布置在所述MEMS衬底的上侧上方并接合至所述MEMS衬底的上侧，其中，所述覆盖衬底包括开口至所述可移动元件的覆盖腔体，其中，所述覆盖衬底包括与所述覆盖腔体流体连通的密封开口，并且其中，所述密封开口具有至少约30比1的高度与顶部宽度的比；掩模层，布置在所述覆盖衬底上方，其中，所述掩模层悬置在所述密封开口上方并横向包围布置在所述密封开口上方的掩模开口；以及密封层，布置在所述掩模层和所述掩模开口上方，其中，所述密封层部分填充所述掩模开口并且配置为气密密封所述覆盖腔体。

上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。