鳍上外延沟道、鳍式场效应晶体管的制造方法

摘要

本发明公开了一种鳍式场效应晶体管鳍的制造方法，包括：提供衬底，衬底中形成有相互隔离的鳍；进行鳍外延前的前烘，以去除鳍上的自然氧化层，并在前烘的腔室中对鳍进行回流；在鳍上生长外延层。本发明中，回流后使得鳍的高度降低，沟道区原有的掺杂残留会下移至鳍的下部，重新生长的外延层作为部分或新的沟道，具有更好的器件特性。

说明书

技术领域

本发明属于半导体制造领域，尤其涉及一种鳍式场效应晶体管、鳍上 外延沟道的制造方法。

背景技术

随着半导体器件的高度集成，平面的MOSFET器件的短沟道效应愈发显 著，恶化了器件的性能。

目前，为了解决短沟道效应的问题，提出了鳍式场效应晶体管(Fin-FET) 的立体器件结构，Fin-FET是具有鳍型沟道结构的晶体管，它利用薄鳍的几个 表面作为沟道，从而可以防止传统晶体管中的短沟道效应，同时可以增大工作 电流。

在Fin-FET器件制造工艺中，由于PTSL(PunchThoughStopLayer，穿通 停止层)等在沟道区的掺杂，使得沟道区残留不需要的杂质，增加沟道区的散 射，影响器件的性能。

发明内容

本发明的目的在于克服现有技术中的不足，提供一种鳍式场效应晶体 管、鳍上外延沟道的制造方法，提高源漏区的应力作用。

为实现上述目的，本发明的技术方案为：

一种鳍上外延沟道的制造方法，包括步骤：

提供衬底，衬底中形成有相互隔离的鳍；

进行鳍外延前的前烘，以去除鳍上的自然氧化层，并在前烘的腔室中 对鳍进行回流；

在鳍上生长外延层。

可选的，

可选的，述外延层的迁移率大于鳍的迁移率。

可选的，所述衬底为体衬底，在进行鳍外延前的前烘的步骤之前，还 包括：进行离子注入，以形成穿通停止层。

可选的，所述衬底为SOI或GOI衬底。

可选的，前烘的气体为H₂、或者H₂与HCl、NH₄F或GeH₄的混合气 体、或者HF与N₂的混合气体。

可选的，去除自然氧化层时，腔室内气体的压强为20-2000托，腔体 的温度为450-1150℃。

可选的，对源漏区进行回流时，腔室内气体的压强为50毫托-200托， 腔体的温度为450-1150℃。

可选的，去除自然氧化层时，腔室内气体的压强为250-1000托，腔体 的温度为700-850℃。

可选的，对源漏区进行回流时，腔室内气体的压强为1-100托，腔体 的温度为700-850℃。

可选的，外延层的厚度范围为1-100nm。

可选的，外延层的厚度范围为5-40nm。

此外，本发明还提供了一种鳍式场效应晶体管的制造方法，利用上述 任一制造方法形成鳍上外延沟道。

本发明实施例的鳍式场效应晶体管、鳍上外延沟道的制造方法，对整 条鳍进行前烘，并在前烘的腔室中对鳍进行回流，而后，进行鳍的外延， 回流后使得鳍的高度降低，沟道区原有的掺杂残留会下移至鳍的下部，重 新生长的外延层作为部分或新的沟道，具有更好的器件特性。同时，回流 后鳍的原子重新排列，降低了鳍中的缺陷，从而提高了后续外延层的质量。

更进一步的，回流后的鳍易于外延更高质量的外延层，外延迁移率更 大的外延层，将进一步提高沟道的载流子迁移率，提高器件的速度。

附图说明

为了更清楚地说明本发明实施的技术方案，下面将对实施例中所需要 使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明 的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前 提下，还可以根据这些附图获得其他的附图。

图1为根据本发明的鳍式场效应晶体管源漏区的制造方法的流程图；

图2A-图6B为根据本发明实施例制造鳍式场效应晶体管的各个制造过程 中的立体结构示意图，其中图2A-6A为沿鳍的横截面方向的晶体管的截面示 意图，图2B-6B为沿鳍的长度方向的晶体管的剖面示意图；

图7A和7B分别为常规的制造工艺、本发明实施例的制造工艺形成的鳍 的外延层在显微镜下的截面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对 本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明 还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不 违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例 的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于 说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只 是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、 宽度及深度的三维空间尺寸。

本发明提出了一种鳍式场效应晶体管鳍的制造方法，包括：提供衬底， 衬底中形成有相互隔离的鳍；进行鳍外延前的前烘，以去除鳍上的自然氧 化层，并在前烘的腔室中对鳍进行回流；在鳍上生长外延层。

在本发明中，对整条鳍进行前烘，并在前烘的腔室中对鳍进行回流，而 后，进行鳍的外延，回流后使得鳍的高度降低，沟道区原有的掺杂残留会 下移至鳍的下部，重新生长的外延层作为部分或新的沟道，未经掺杂残留， 具有更好的器件特性。同时，回流后鳍的原子重新排列，降低了鳍中的缺 陷，从而提高了后续外延层的质量。

需要说明的是，在本发明的附图中，相同序号的附图，如图2A和图2B， 为同一制造过程中晶体管的不同方向的截面示意图，其中，图2A-6A为沿鳍 的横截面方向的晶体管的截面示意图，即图2B-6B为沿鳍延伸方向的晶体管 的剖面结构示意图。

为了更好的理解本发明的技术方案和技术效果，以下将结合具体的流程示 意图图1对具体的实施例进行详细的描述。

首先，在步骤S01，提供衬底100，衬底100中形成有相互隔离的鳍110， 参考图4A和图4B所示。

在本发明中，所述衬底100可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝 缘体上硅，SiliconOnInsulator)或GOI(绝缘体上锗，GermaniumOnInsulator) 等，所述衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如 GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外 延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底为体硅 衬底，参考图2A所示。

在一个具体的实施例中，可以通过如下步骤来提供鳍110及隔离120。

首先，在体硅的衬底100上形成第一硬掩膜104，如氮化硅；而后，采用 刻蚀技术，例如RIE(反应离子刻蚀)的方法，刻蚀衬底100来形成鳍102， 从而形成了衬底100上的鳍102，如图2A和2B所示。

接着，如图3A和图3B所示，进行隔离材料106的填充，隔离材料例 如可以为二氧化硅，接着进行平坦化，直至暴露出鳍102的上表面，而后， 可以使用湿法腐蚀，例如用氢氟酸腐蚀去除一定厚度的二氧化硅的隔离材料， 保留部分的隔离材料在鳍102之间，从而形成了隔离110，参考图4A和图4 B所示。

而后，在步骤S02，进行鳍外延前的前烘，以去除鳍上的自然氧化层， 并在前烘的腔室中对鳍进行回流，参考图6A和图6B所示。

在体硅衬底的制造工艺中，形成鳍之后，如图4A和图4B所示，通常 要进行离子注入，以在鳍的沟道下形成穿通停止层(PunchThoughStop Layer，PTSL)108。通常地，PTSL离子注入的角度范围为0-45°，剂量范 围为1E12至1E14cm^-2，能量范围为10至150KEV。在本实施例中，PTSL 离子注入的角度范围为0-7°，剂量范围为5E12至5E13cm^-2，能量范围为 30至80KEV。通常地，PTSL离子注入采用与源漏注入相反类型的离子， 对于N型器件，注入P型杂质，例如B等；对于P型器件，注入N型杂质， 例如为As或P等。在形成PTSL的离子注入形成穿通停止层之后，会在沟 道区域也存在着不均匀的掺杂浓度，这使得沟道区与源漏区之间的结的形貌 出现倾斜，对器件的工作状态产生影响，导致器件性能的恶化。

在本实施例中，在形成穿通停止层之后，进行前烘及回流工艺。在鳍 外延前的前烘工艺步骤中，将鳍上的自然氧化层去除，以便后续在鳍上生 长外延层，在前烘工艺中，通常是通过腔室中的气体与氧化硅反应生成化 合物，生成的化合物熔点低，容易气化，在气化后从鳍表面分离，从而达 到去除鳍表面氧化物的目的，前烘的气体可以为H₂、H₂与HCl的混合气 体、H₂与NH₄F的混合气体、H₂与GeH₄的混合气体或者HF与N₂的混合 气体等。

在去除自然氧化层的前烘的腔室中进行自然氧化层的去除以及回流步 骤。具体的，首先，在前烘的腔室中进行自然氧化层的去除，前烘的气体 可以为H₂、H₂与HCl的混合气体、H₂与NH₄F的混合气体、H₂与GeH₄的混合气体或者HF与N₂的混合气体，在此过程中，腔室内气体的压强为 20-2000托(torr)，腔体的温度为450-1150℃，在优选的实施例中，腔室 内气体的压强为250-1000托，腔体的温度为700-850℃；接着，在该腔室 中，改变腔室内的压强和/或温度，进行鳍的回流(re-flow)，在此过程中， 腔室内气体的压强为50毫托-200托，腔体的温度为450-1150℃，优选的实 施例中，腔室内气体的压强为1-100托，腔体的温度为700-850℃。在回流 后，参考图5A和图5B所示，鳍的高度降低，沟道区原有的掺杂残留会下 移至鳍的下部，鳍的原子重新排列，降低了鳍中的缺陷，有利于提高后续 外延的质量。

在本实施例中，前烘的腔室中采用H₂或者H₂与HCl的混合气体，回 流后，参考图7B所示，鳍形成了具有(111)面的多面体，该多面体更矮 更宽。

在步骤S03，在鳍上生长外延层103，参考图6A和6B所示。

可以采用选择性外延工艺，进行鳍的外延层的生长，外延层的的厚度 可以为1-100nm，进行回流后的鳍的原子重新进行了排列，更利于提高外 延层的质量，同时，沟道区原有的掺杂残留会下移至鳍的下部，重新生长 的外延层作为部分或新的沟道，未经掺杂残留，具有更好的器件特性。

在优选的实施例中，外延层选择迁移率高于鳍的材料来形成，厚度范 围可以为5-40nm，这样，将进一步提高沟道的载流子迁移率，进而提高器 件的速度。例如对于硅的鳍，外延层可以为四族的单一元素构成的材料或 两种或多种构成的化合物材料，例如锗硅，碳硅等；还可以为三五族材料 单一元素构成的材料或两种或多种构成的化合物材料，例如GaAs、InP等。

参考图7A和7B所示，图7A和7B分别为常规的制造工艺、本发明实施 例的制造工艺形成的鳍的外延层在显微镜下的截面示意图，可以看到本发明 实施例的外延层具有更好的外延质量和形貌。

至此，形成了本发明实施例的具有外延层的鳍，而后，可以完成器件 的后续制造工艺，例如在外延层上继续形成栅介质层、栅极和侧墙，以及 源漏区等。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何 熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上 述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或 修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容， 依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修 饰，均仍属于本发明技术方案保护的范围内。