短通道沟槽MOSFET及制备方法

摘要

本发明的各个方面提出了一种沟槽MOSFET，其通道长度由本体‐漏极结的补偿掺杂控制，以便在沟槽附近形成一个游走区。通道长度限定在底部的游走区和顶部的源极区之间。尽管游走区和源极区的离子种类不同，但是它们的导电类型相同。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

说明书

技术领域

本发明主要涉及功率半导体器件，确切地说，本发明是关于用于短通道沟槽式MOSFET的器件结构及其制备方法。

发明背景

金属-氧化物-半导体场效应晶体管(MOSFET)是一种在不同的电子设备和系统中所使用的晶体管，用于开关、放大、滤波及模拟和数字电子信号等相关任务。形成在n-型或p-型半导体材料中的MOSFET含有一个电流流经的通道。通道的长度是最为关键的参数之一，它决定了通过器件的运行速度和导通电阻测量的MOSFET的性能。目前使用最广泛的两种功率MOSFET是平面型MOSFET和沟槽型MOSFET。

图1A表示一种传统的平面功率DMOSFET晶体管的剖面图。平面DMOSFET晶体管100A包括一个栅极结构或堆栈式栅极102A，形成在第一导电类型的半导体衬底101A上，半导体衬底101A也可以作为晶体管的漏极。堆栈式栅极102A通常包括一个覆盖衬底101A的栅极电介质薄层103A，以及一个位于栅极电介质薄层103A上方的栅极电极。第一导电类型的源极区104A和105A形成在导电类型相反的本体区106A中，本体区106A在堆栈式栅极102A任一边上的半导体衬底101A中，从而限定了栅极结构下方的衬底顶面的通道区107A。在MOSFET晶体管的实际运行时，栅极电极被偏置，形成一个电场，使栅极电介质层下方形成反型层而进一步形成反转型通道，并使载流子流经源极和漏极区之间的通道。

通常由来自堆栈栅极边缘处的离子注入和扩散，控制平面型MOSFET的通道长度。确切地说，在带有栅极电介质薄层的衬底上的栅极电极，限定了其为形成本体区进行注入和扩散的边缘。从同一个栅极电极的边缘开始，进行接下来的源极注入和扩散处理。根据本体和源极扩散的注入能量和热循环，确定通道长度，从而提供更加严格的流程控制，便于制备。

在如图1A所示的平面型功率MOSFET结构中，来自源极的载流子在触及漏极区(即半导体衬底101A的底面)之前，必须穿过两个本体区之间的区域。本体区和漏极之间的耗尽区可能会降低了电流通路的电导率，从而使器件的导通电阻增大。正是由于这种JFET效应，限制了平面功率MOSFET的尺寸。

与平面功率MOSFET相比，沟槽型功率MOSFET具有较高的晶胞密度。图1B表示传统的沟槽MOSFET的剖面图。沟槽型MOSFET 100B包括形成在衬底101B中的多个沟槽102B，衬底101B也作为晶体管的漏极区。沟槽的垂直侧壁和底部内衬一层栅极绝缘物103B。每个沟槽102B至少用栅极导电材料108B(例如掺杂的多晶硅)部分填充。沟槽MOSFET 100B还包括一个第二导电类型的本体区106B，形成在衬底101B中，以及源极区105B，形成在本体区106B上方。漏极接头104B位于衬底101B底部。在栅极导电材料108B上加载超过阈值电压的电压值时，靠近栅极绝缘物103B的那部分本体区106B就会反转，形成一个通道区107B，使得靠近通道区的源极区105B电连接到本体区106B下方的漏极。通道长度的控制通常受到例如来自于台面结构的表面等因素的影响。确切地说，形成沟槽之后，通过注入到台面结构并扩散，形成本体区。重复进行这个过程，可以形成源极区。本体区和源极区之间相对于台面结构表面之差，决定了通道长度。

沟槽型MOSFET结构的栅极长度，由沟槽深度和沟槽中栅极导电材料的凹陷部分之差决定。如果凹陷部分过深，那么栅极电极和源极区之间的重叠就会很弱。另外，当沟槽深度比本体区深度更浅时，本体区会在沟槽底部产生夹断现象，如夹断预期的沟道区域。因此，栅极和漏极之间会有很弱的重叠以及较高的R_dson(即导通电阻)。为了避免上述问题，必须使用很深的源极区和很深的沟槽。很深的源极区需要使用更深的本体区。然而，利用很深的本体和源极区，很难获得很短的通道长度。

因此，有必要研发一种带有可控的短通道长度的沟槽型MOSFET。

发明内容

本发明提供了一种用于制备沟槽型MOSFET的方法，其中，包括：制备一个或多个沟槽，垂直延伸到第一导电类型半导体材料的衬底中，其中一个或多个沟槽中的每个沟槽在沟槽侧壁都带有栅极绝缘物，并用导电材料填充，栅极绝缘物在导电材料和一个或多个沟槽的侧壁之间；在沟槽顶部的两个相邻的沟槽之间，也可以说使相邻两个沟槽之间形成的该本体区位于该等沟槽的顶部之间，制备一个第二导电类型的本体区；在一个或多个沟槽的侧壁附近，制备一个第一导电类型的游走区，游走区补偿掺杂本体区，在沟槽侧壁的本体区和漏极区之间形成一个结；并且在本体区上方制备一个第一导电类型的源极区，其中游走区和源极区限定MOSFET的通道。

上述的方法，其中，用与源极区掺杂物不同的掺杂物掺杂游走区。

上述的方法，其中，用磷原子掺杂游走区(straggle region is doped withphosphorus atoms)。

上述的方法，其中，用砷原子掺杂源极区。

上述的方法，其中，利用400至1200KeV的注入能量，形成游走区。

上述的方法，其中，通过一掩膜进行第一导电类型掺杂物的注入和进行横向游走注入，形成游走区(straggle region is formed by lateral straggle implantation througha mask with a first conductivity type dopant)。

上述的方法，其中，在与沟槽垂直方向呈0至45度倾斜角的范围内，通过离子注入并扩散形成本体区。

上述的方法，其中，在与沟槽垂直方向呈0至45度倾斜角的范围内，通过离子注入形成源极区。

上述的方法，其中，在制备一个或多个沟槽之前或之后，形成游走区。

上述的方法，其中，在制备本体区之前或之后，形成游走区。

上述的方法，其中，在制备本体区之前或之后，形成源级区(source region isformed before or after forming the body region)。

上述的方法，其中，还包括通过第一导电类型的离子注入、扩散或采用较高离子注入能量的大角度倾斜离子注入方式，将源极区相互连接起来。(connecting thesource region to one another by an ion implantation of the first conductivity type，diffusion or high energy large angle tilt implantation)所谓较高离子注入能量在本领域例如可以是指离子的注入能量大于一个预设值或在某些预设范围内。

上述的方法，其中，还包括形成电连接到本体和源极区的接头。

上述的方法，其中，第一导电类型为N型，第二导电类型为P型。

同时本发明还提供了一种沟槽型MOSFET，包括：一个第一导电类型半导体材料的衬底；一个或多个在衬底中垂直延伸的沟槽，每个沟槽的侧壁上都有栅极绝缘物，并用导电材料填充；一个第二导电类型的本体区，形成在两个相邻沟槽之间的衬底顶部以及衬底上方；一个第一导电类型的游走区，深度约在本体区和靠近一个或多个沟槽侧壁的下方衬底之间的结附近，其中游走区的掺杂浓度高于本体区的掺杂浓度；以及一个在本体区上方的第一导电类型的源极区，其中MOSFET的通道由游走区和源极区限定。

上述的沟槽MOSFET，其中，本体区和沟槽侧壁附近的衬底之间的结深度，比两个相邻沟槽之间的结深度更浅。

上述的沟槽MOSFET，其中，游走区所用的掺杂物与源极区所用的掺杂物不同。

上述的沟槽MOSFET，其中，游走区掺杂的是磷原子。

上述的沟槽MOSFET，其中，源极区掺杂的是砷原子。

上述的沟槽MOSFET，其中，第一导电类型为N型，第二导电类型为P型。

上述的沟槽MOSFET，其中，第一导电类型为P型，第二导电类型为N型。

正是在这一前提下，提出了本发明的实施例。

附图说明

图1A和1B表示传统的功率MOSFET的剖面图。

图2表示依据本发明的一个方面，一种沟槽型MOSFET器件的剖面图。

图3A-3D表示依据本发明的一个方面，沟槽型MOSFET器件的制备工艺的结构图。

图4A-4G表示依据本发明的一个方面，沟槽型MOSFET器件的制备工艺的剖面图。

具体实施方式

尽管为了解释说明，以下详细说明包含了许多具体细节，但是本领域的技术人员应明确以下细节的各种变化和修正都属于本发明的范围。因此，提出以下本发明的典型实施例，并没有使所声明的方面损失任何普遍性，也没有提出任何局限。

在以下详细说明中，参照附图，表示本发明可以实施的典型实施例。就这一点而言，根据图中所示方向，使用“顶部”、“底部”、“正面”、“背面”、“向前”、“向后”等方向术语。由于本发明实施例的零部件，可以位于各种不同方向上，因此所用的方向术语仅用于解释说明，不用于局限。应明确，无需偏离本发明的范围，就能实现其他实施例，做出结构或逻辑上的变化。因此，以下详细说明不用于局限，本发明的范围应由所附的权利要求书限定。

另外，本文中的浓度、数量以及其他数据都在范围格式中表示。要理解的是，此范围格式的目的仅仅为了方便简洁，应被灵活理解为不仅包括明确列出的范围极限值，而且还包括所有的独立数值或范围内所包含的子范围，也就是说每个数值和子范围都明确列出。例如，1nm左右至200nm左右的厚度范围，应认为不仅包括1nm左右和200nm左右明确列出的极限值，还包括单独的数值，包括但不限于2nm、3nm、4nm以及子范围，例如10nm至50nm、20nm至100nm等都在所指的范围内。

在下文中，第一导电类型通常为N型，第二导电类型为P型。然而，要注意的是，使用相同的工艺，相反的导电类型，可以制备出类似的器件。确切地说，本发明的各个方面包括与文中所述类似的实施例，其中N型代替了P型，反之亦然。

众所周知，离子注入是利用穿透表面的高能量，将已电离的掺杂原子引入到靶上。通过靶上的电子和原子，散射单独的注入离子，使离子能量降低，直到其恢复静止。离子的通路总长度称为范围R。静止离子的深度分布或结构可以用高斯分布函数来近似表示。注入离子组在表面中穿越的平均距离称为射程范围。离子分布范围的标准偏差称为游走，包括垂直和横向游走。横向游走是指离子沿垂直于离子注入的离子束方向运动。要注意的是，横向注入游走取决于注入能量和离子种类。

依据本发明的实施例，控制沟槽型MOSFET的通道长度可以通过离子补偿掺杂本体区，在每个沟槽附近形成一个或多个横向游走区或漂移区(straggle region)，然后利用大角度倾斜离子注入的方式，将离子注入到源极区。因此，通道长度被限定在底部的游走区和顶部的源极区之间。游走区和源极区的导电类型相同，但离子种类不同。

依据本发明的一个方面的实施例，沟槽型MOSFET的制备方法包括，制备一个第一导电类型半导体材料的衬底，之后制备一个或多个沟槽垂直向下延伸到衬底中，在两个相邻的沟槽之间的衬底顶部制备第二导电类型的本体区，在本体区和靠近一个或多个沟槽侧壁的下方衬底之间的结附近制备一个第一导电类型的游走区，并且在本体区上方制备一个第一导电类型的源极区。MOSFET的通道形成在游走区和源极区之间。

依据本发明的一个方面的实施例，沟槽型MOSFET包括一个第一导电类型半导体材料的衬底，一个或多个沟槽垂直向下延伸到衬底中，一个形成在两个相邻沟槽之间的衬底顶部的第一导电类型的本体区，一个在本体区和靠近一个或多个沟槽侧壁的下方衬底之间的结附近的第一导电类型的游走区，以及一个在本体区上方的第一导电类型的源极区。MOSFET通道形成在游走区和源极区之间。本体区和沟槽侧壁附近的下方衬底之间结的深度，比两个相邻沟槽之间的本体-漏极结的深度更浅。

确切地说，图2表示依据本发明的一个方面的实施例，展示出了一种沟槽型MOSFET器件的剖面图。沟槽型MOSFET器件200具有一个第一导电类型半导体材料(例如N-型衬底)的传导衬底或半导体衬底210。衬底210包括第一导电类型半导体材料(例如N-型外延层)的顶部作为外延层，第一导电类型的电阻率较低的底部作为漏极区。顶部(即外延层)的掺杂浓度低于衬底210底部的掺杂浓度。在一个示例中，可以用浓度范围在2e14/cm³至5e16/cm³范围内的磷掺杂衬底210的顶部。除了磷之外，还可选择砷等元素。

图2所示的沟槽型MOSFET器件200包括多个沟槽230，沟槽230以垂直向下延伸的方式设置在衬底210中。每个沟槽230都带有栅极绝缘物232(例如栅极氧化物)，附着在沟槽的侧壁和底部，并用多晶硅234将沟槽230完全填充。确切地说，可以通过各向异性刻蚀和非各向异性刻蚀相结合，制备沟槽230。例如通过垂直刻蚀的方式形成沟槽230，刻蚀深度在约为0.6至6微米的范围内。在沟槽230附近的如附着在底部和侧壁上的栅极绝缘物232的厚度约为10至200纳米，以提供足够的电屏蔽或电绝缘。

图2所示的沟槽型MOSFET器件200还包括一个第二导电类型的本体区(例如P-型本体区)240，位于衬底210上方以及每两个栅极沟槽230之间，如设置在半导体衬底的顶部并位于任意相邻的两个沟槽230之间。作为可选项，通过在衬底210顶部掺杂P型掺杂物，以及与沟槽垂直方向呈7至45度倾斜角的大角度倾斜注入离子，制备P-型本体区240。注入后，可以通过扩散的方法将本体区中的注入物，来形成本体区240，其深度约为0.5至1.5微米。在一个实施例中，可以在80keV能量，掺杂总剂量为5e12/cm³至1e14/cm³的情况下，制备P-型本体区240。在其他实施例中，可以用磷进行N-型掺杂(在P-型衬底的情况下)。

在沟槽230附近，本体区240和衬底210下方之间的结处，制备一个第一导电类型的游走区250。游走区250可补偿本体注入，限定MOSFET通道的底部。也就是说，利用与本体区240导电类型相反的掺杂物，制备游走区。确切地说，通过在本体-漏极结处(即本体区和衬底之间的结处)，进行补偿掺杂，利用N-型掺杂物进行横向游走注入，形成游走区250。根据所需的游走区深度，选择掺杂和注入能量。在一个实施例中，利用磷原子作为掺杂物，剂量为1e13/cm³至5e14/cm³，在0.5至1.2微米左右深度形成游走区，注入能量约为400至1500KeV。磷原子具有较高的注入射程范围和横向游走或横向扩散能力。因此，用磷掺杂可以实现较深的注入，以及所需的横向扩散。要注意的是，制备游走区250所需的离子种类，可以和制备衬底210和源极区260的离子种类不同。还要注意的是，可以在刻蚀沟槽230之前，或者形成沟槽并用多晶硅填充之后，再进行游走区250的制备。

在半导体衬底顶面附近的P-型本体区240上方，制备一个第一导电类型的源极区260(例如N-型源极区)。在一个可选但非限制性的实施例中，在本体区240上进行大角度倾斜离子注入，离子穿过掩膜之间的窗口，例如可以被注入到本体区240中，形成源极区。注入所使用的n-型掺杂物可以适当倾斜，并根据需要进行调整。在一个示例中，利用40至100KeV的注入能量，以及与沟槽垂直方向呈15至45度的倾斜角，注入砷，形成源极区260。砷的注入剂量为5e14/cm³至5e15/cm³。砷原子较重(即原子质量很大)，因此扩散率较低。也就是说，掺杂砷会导致浅注入，以及垂直或横向扩散更少。此外，沟槽型MOSFET器件200还包括一个源极和本体接触金属292。此外，在一些不做限制的实施例中，沟槽内的多晶硅栅极之上还有绝缘层将栅极绝缘隔离，在该沟槽顶部具有的绝缘层的侧壁上还可以附着或形成有如图2所示的绝缘材料侧墙290，在另一些实施例中，也可以无需设置任何侧墙290。

图3A-3D表示依据本发明的一个方面的实施例，沟槽型MOSFET器件的一种可能的制备方法示例的剖面图。图3A展示了N型衬底310、内衬有栅极绝缘物并用多晶硅334填充的沟槽330以及硬掩膜390。在一个实施例中，可以在制备沟槽型MOSFET的初始阶段形成这种结构。在一个N型衬底310上方形成硬掩膜390之后，利用制备有开口或窗口的硬掩膜390，通过各向同性刻蚀方法至少刻蚀一部分N型衬底310，在衬底中形成沟槽330。利用栅极氧化工艺，在沟槽330的垂直侧壁和底部，形成栅极绝缘物332。然后，每个沟槽都用栅极电极材料(例如掺杂多晶硅等)将沟槽330至少部分填充。形成栅极沟槽后，用不同于衬底的导电类型(例如N型)的掺杂物(例如P型)，进行大角度倾斜注入，形成注入物340。如图3B所示，P-型注入物340扩散之后，形成P-型本体区340’。确切地说，需要用不同于本体区340’的导电类型(例如P型)的掺杂物(例如N型)，对本体进行补偿掺杂。N-型游走区350用于限定MOSFET通道的底部。在一个可选实施例中，制备沟槽330之前，在衬底中所需的深度，形成N-型游走区350，如图3C所示。形成游走区350之后，进行大角度倾斜离子注入，制备N-型源极区360，如图3D所示。源极区360的底部限定了MOSFET通道的顶部。除去硬掩膜390之后，还需要再进行一次源极注入，从而将源极区360连接起来，譬如再进行一次源极注入可以在P-型本体区340’的顶部形成与源极区360导电类型相同的掺杂区域，从而将相邻沟槽330之间的两个邻近的源极区360连接起来。形成接触沟槽之后，图2所示的沟槽型MOSFET结构就制成了。

图4A-4G表示依据本发明的一个实施例，沟槽型MOSFET器件的一种可能的制备方法示例的剖面图。图4A显示了N-型衬底410、内衬有栅极绝缘物432并用多晶硅434填充的沟槽430以及硬掩膜490。在一个实施例中，形成图4A所示的结构后，如图4B所示，通过横向游走注入，在沟槽底部附近形成一个N-型游走区450。在一个可选实施例中，制备沟槽430之前，在衬底所需深度，形成游走区450。图4C表示通过大角度倾斜离子注入，制备N-型源极区460。如图4D所示，形成源极区之后，除去硬掩膜490。如图4E所示，形成一个P-型本体区。在一个示例中，通过高能离子注入以及退火处理，在衬底410顶部，掺杂P型掺杂物，形成P本体区440。如图4F所示，在本体区表面附近，进行另一次注入，例如N-型离子注入，以连接源极区460，譬如再进行另一次N-型离子注入，可以在P-型本体区440的顶部形成与源极区360导电类型相同的掺杂区域，从而将相邻沟槽330之间的两个互相邻近的源极区360连接起来。在一个实施例中，当台面结构非常窄时(例如0.2至0.5微米时)，砷离子的扩散工艺或高能大角度倾斜注入，就足以连接源极区460。制备向下贯穿P-型本体区440顶部的N-型掺杂区域而延伸至本体区440内的接触沟槽，接触沟槽一般制备在相邻沟槽间的台面结构中，和进一步实施金属化工序之后，形成金属接头480，以便如图4G所示，位于接触沟槽内的金属接头480电连接源极和本体区。

在本发明中，还可具有其他一些可选的实施例，例如，首先提供一具有第一导电类型半导体材料的衬底，并在该衬底上表面制备出一具有若干开口或窗口的掩膜；之后借助掩膜的窗口进行离子注入工艺，将离子注入到衬底内一预设深度处，并籍由离子产生横向扩散在衬底中形成第一导电类型的游走区；继续利用窗口对衬底进行刻蚀，以在衬底顶部形成若干沟槽，且沟槽的深度至少要大于游走区的深度，作为可选项，游走区靠近沟槽底部侧壁；之后继续利用掩膜的窗口进行倾斜角度的离子注入，在沟槽顶部的两个相邻的沟槽之间，制备一个第二导电类型的本体区；之后再在本体区上方制备一个第一导电类型的源极区；移除掩膜，再进行一次源极注入可以在型本体区的顶部形成与源极区导电类型相同的掺杂区域，从而将相邻沟槽之间的两个邻近的源极区连接起来，同样可形成图2所示的沟槽型MOSFET器件。在一个可选但非限制性的实施例中，沟槽中的栅极导电材料可以向下凹陷至其顶面比衬底的顶面略低。

尽管以上是本发明的较佳实施例的完整说明，但是也有可能使用各种可选、修正和等效方案。因此，本发明的范围不应局限于以上说明，而应由所附的权利要求书及其全部等效内容决定。本方法中所述步骤的顺序并不用于局限进行相关步骤的特定顺序的要求。任何可选件(无论首选与否)，都可与其他任何可选件(无论首选与否)组合。在以下权利要求中，除非特别声明，否则不定冠词“一个”或“一种”都指下文内容中的一个或多个项目的数量。除非在指定的权利要求中用“意思是”特别指出，否则所附的权利要求书应认为是包括意义及功能的限制。