采用后栅工艺制备CMOS器件中接触孔的方法

摘要

本发明提供一种采用后栅工艺制备CMOS器件中接触孔的方法，包括：形成第一类型MOS的高K介质/金属栅(HKMG)；形成并金属化第一类型MOS和第二类型MOS的源漏极的下接触孔，同时形成第二类型MOS的HKMG，其中所述源漏极下接触孔中填充有与第二类型MOS的金属栅所用相同的材料；形成并金属化第一类型和第二类型MOS的金属栅的接触孔以及源漏极上接触孔，其中源漏极上接触孔与源漏极下接触孔对准。该方法降低了接触孔刻蚀及金属淀积的难度，简化了工艺步骤，并且使器件的可靠性提高。

说明书

技术领域

本发明涉及一种半导体器件的制备方法，特别涉及CMOS器件中接 触孔的制备方法。

背景技术

在传统的MOS晶体管工艺中，通常采用多晶硅作为栅极材料，但 随着器件的几何尺寸不断缩小，由于多晶硅栅极/栅氧化层厚度减小带 来高的栅漏电流。目前器件的特征尺寸已进入32纳米节点，在这种 尺度下，已提出的解决方案是采用高K介质/金属栅(HKMG)结构代替 栅氧化层/多晶硅栅极结构。据Intel报道，采用高K电介质材料后， 其栅漏电流降为原来的十分之一。目前来看，高K介质/金属栅结构 的应用成为32纳米及以下技术代集成电路发展的必然趋势。

不过在制作HKMG结构晶体管的工艺方面，业内却存在两大阵营， 分别是以IBM为代表的前栅工艺流派和以Intel为代表的后栅工 艺流派。前栅集成方案与现行的多晶硅栅极/栅氧化层工艺类似， 但是金属栅易受到包括高温结退火在内的多次热处理的影响，进而引 起电学性能的漂移。在后栅集成方案中，多晶硅的栅极经过后续的 热处理和相关工艺，随后它会被金属栅极所取代。后栅极工艺的优势 在于到金属硅化物工序内的所有工艺都不会对高K绝缘材料或金属栅 电极产生影响。目前，后栅集成方案是唯一应用于产品的HKMG工艺。

目前的后栅工艺制备HKMG结构的CMOS器件的方法是在制备完NMOS 与PMOS的HKMG结构并刻蚀出接触孔后如图1所示，由于源漏极(S/D) 接触孔的高宽比d/w随着接触孔的横向尺寸w不断缩小而逐渐变大，从 32nm节点开始，被迫使用两次光刻两次刻蚀的复杂工艺。同时也使得 在如此的接触孔中淀积互连金属变得困难。这也必然会导致制作成本 大幅上升。另外，如图所示，另一个缺点是在对源漏接触孔进行金属 淀积时，由于接触孔直至源漏极上面的较薄的金属硅化物层，所淀积 的金属(通常为W或Cu)易于进入器件本身中而破坏器件的性能。

发明内容

本发明要解决的技术问题是提供一种采用后栅工艺制备接触孔的 新方法，其降低了接触孔刻蚀及金属淀积的难度，简化了工艺步骤， 并且使器件的可靠性提高。

为了解决上述技术问题，根据本发明的实施例，提供一种采用后 栅工艺制备CMOS器件中接触孔的方法，包括：

形成第一类型MOS的高K介质/金属栅(HKMG)；

形成并金属化第一类型MOS和第二类型MOS的源漏极的下接触孔， 同时形成第二类型MOS的HKMG，其中所述源漏极下接触孔中填充有与 第二类型MOS的金属栅所用相同的材料；

形成并金属化第一类型和第二类型MOS的金属栅的接触孔以及源 漏极上接触孔，其中源漏极上接触孔与源漏极下接触孔对准；

其中，所述第一类型MOS与第二类型MOS类型相反。

附图说明

为了更好地理解本发明并且示出如何使其生效，现在将通过示例 来参考附图，其中：

图1是目前后栅工艺制备CMOS器件的接触孔结构的示意图；

图2是形成源漏极以及包括高K介质层和多晶硅栅极的CMOS器件 的示意图。

图3是形成了PMOS HKMG结构的CMOS器件的示意图。

图4是去除了NMOS多晶硅栅的CMOS器件的示意图。

图5是光刻曝出源漏极接触孔位置的CMOS器件的示意图。

图6是刻蚀表面绝缘层并露出源漏极下层接触孔的CMOS器件的示 意图。

图7是对源漏极下层接触孔和去除了多晶硅的NMOS栅结构进行金 属填充后的CMOS器件的示意图。

图8是形成了源漏极上层接触孔以及栅极接触孔的CMOS器件的示 意图。

图9是对源漏极上层接触孔以及栅极接触孔进行金属化后的CMOS 器件的示意图。

具体实施方式

下面，参考附图描述本发明的实施例的一个或多个方面，其中在 整个附图中一般用相同的参考标记来指代相同的元件。在下面的描述 中，为了解释的目的，阐述了许多特定的细节以提供对本发明实施例 的一个或多个方面的彻底理解。然而，对本领域技术人员来说可以说 显而易见的是，可以利用较少程度的这些特定细节来实行本发明实施 例的一个或多个方面。

另外，虽然就一些实施方式中的仅一个实施方式来公开实施例的 特定特征或方面，但是这样的特征或方面可以结合对于任何给定或特 定应用来说可能是期望的且有利的其它实施方式的一个或多个其它特 征或方面。

提供衬底，衬底可以是电子领域中已知的任何类型，例如体硅、绝 缘层上半导体(SOI)、完全耗尽、部分耗尽、FIN型或任何其他类型。

如图2所示，利用CMOS工艺(光刻、刻蚀)定出器件隔离沟槽1及 有源区，并依次淀积高K介质层10和牺牲层多晶硅栅电极层20。其中， 高K介质层10材料可以是ZrO₂、HfO₂、Al₂O₃、HfSiO、HfSiON和/或其混 合物。在另一个实施例，在定出器件隔离沟槽及有源区后，并不像图2 所示那样淀积高K介质层10，而是淀积牺牲层栅氧化层作为替代(图中 未示出)，而后再淀积牺牲层多晶硅栅电极层20，其中牺牲层栅氧化 层为SiO₂或SiON。

在制备侧墙3之后进行源漏离子注入并退火从而形成源漏区 (S/D)，然后在源漏区硅表面上以及多晶硅栅电极上形成金属硅化物5， 其中该金属硅化物为NiPt金属硅化物，优选地金属硅化物的厚度为 20nm。

淀积下绝缘层30，所淀积的下绝缘层厚度大于栅极台阶厚度，完 全覆盖栅极台阶。该下绝缘层通常包括两层，即下层的SIN和上层的 SiO₂，SIN的厚度优选地为50nm，SiO₂的厚度优选地为300nm。

采用化学机械抛光(CMP)将下绝缘层30平整化高出多晶硅栅极 高度的下绝缘层30。

利用光刻曝出PMOS的牺牲层多晶硅栅电极层区域。

利用湿法或干法刻蚀去除PMOS的牺牲层多晶硅栅电极层20。在另 一实施例中，在形成源漏区之前没有淀积高K介质栅10而是淀积牺牲层 栅氧化层作为替代的情况下，则需将牺牲层多晶硅栅电极层及其下面 的牺牲层栅氧化层(未示出)一并除去，其中牺牲层栅氧化层为SiO₂或SiON。

淀积PMOS金属栅材料40，填满栅，并采用化学机械抛光(CMP) 平整化从而得到PMOS的HKMG结构，如图3所示。其中，淀积PMOS金属栅 材料40是利用原子层淀积(ALD)或溅射工艺顺序淀积功函数合适的 材料以及金属填充材料(图中未分层示出)，更优选的，功函数合适 的材料为TiN，金属填充材料为TiAl、Al或W。在另一实施例中，在去 除的是牺牲层多晶硅栅电极层及其下面的牺牲层栅氧化层(未示出) 的情况下，依次淀积PMOS高K介质层材料以及PMOS的金属栅材料40， 其中高K介质层材料可以是ZrO₂、HfO₂、Al₂O₃、HfSiO、HfSiON和/或其 混合物。

利用光刻曝出NMOS的牺牲层多晶硅栅电极层区域。

利用湿法或干法刻蚀去除NMOS的牺牲层多晶硅栅电极层20，如图 4所示。在另外的实施例中，在形成源漏区之前没有淀积高K介质栅 而是淀积牺牲层栅氧化层作为替代的情况下，则需将牺牲层多晶硅栅 电极层及其下面的牺牲层栅氧化层(未示出)除去，其中牺牲层栅氧 化层为SiO₂或SiON。

利用光刻工艺曝出源漏极位置，形成的光刻胶(PR)图案，此时除 去NMOS的牺牲层多晶硅栅电极层的栅极结构内也填充有光刻胶，如 图5所示。

刻蚀暴露出的下绝缘层30，至源漏极表面上的金属硅化物，形成 源漏极下接触孔，所得到的结构如图6所示。

同时向源漏极下接触孔和去除NMOS牺牲层多晶硅栅电极层20后 所得到的NMOS的栅中淀积NMOS金属栅材料50，填满这两者，并通过 CMP平整化，这样NMOS的HKMG结构和源漏极下接触孔刻蚀和金属化 同时完成，如图7所示。这样做的有益效果是源漏极下接触孔的高宽 比(d1/w)相对于图1所示的源漏接触孔的高宽比(d/w)降低，从 而降低了刻蚀及淀积金属的难度。另一方面，源漏极下接触孔与NMOS 栅结构淀积相同的金属材料，从而简化了工艺。在一个优选实施例中， 淀积NMOS金属栅的步骤包括两个子步骤，即依次淀积功函数合适的 材料以及金属填充材料(图中未分层示出)，更优选的，功函数合适 的材料为TiN，并且金属填充材料为TiAl、Al或W。另外，金属栅淀 积可以选择溅射、ALD等工艺方法。在另外的实施例中，在形成源漏区 之前没有淀积高K介质栅10而是淀积牺牲层栅氧化层作为替代，并且 在将栅多晶硅及其下面的硅氧化层一并除去的情况下，还需要在同时 向源漏极下接触孔和去除NMOS牺牲层多晶硅栅电极层20后所得到的 NMOS的栅中淀积NMOS金属栅材料之前利用光刻刻蚀及淀积工艺形成 NMOS高K栅介质层，NMOS的高K栅介质材料可以是ZrO₂、HfO₂、Al₂O₃、 HfSiO、HfSiON和/或其混合物。

在器件表面上淀积上绝缘层60。

光刻并刻蚀上绝缘层60，得到源漏极上接触孔以及PMOS和NMOS 金属栅极接触孔，所得到的结构如图8所示。

依次淀积隔离层材料Ti和TiN(未示出)。

淀积互连金属70，填满所刻蚀出的金属栅极接触孔和源漏极上接 触孔，并通过化学机械抛光(CMP)平整化高于上绝缘层的部分，如图9 所示。这样做的有益效果是源漏极上接触孔的高宽比(d2/w)相对于 图1所示的源漏接触孔的高宽比(d/w)降低，从而降低了刻蚀及淀 积金属的难度。同时，将源漏极接触孔分成两部分制备，使得上接触 孔和下接触孔的衔接面提升至栅结构表面，有利于降低源漏接触孔和 栅短路的几率，更好的保护栅结构。在一个优选实施例中，源漏极上 接触孔的互连金属优选地为TiAl、W或Cu。在进一步的优选实施例中 源漏极上接触孔的互连金属与源漏极下接触孔的互连金属选择相同 的材料，这样有利于降低源漏极上接触孔和下接触孔的衔接面的接触 电阻降低，提高器件性能。

应了解，上述实施例以及所涉及的附图仅是示意性表示。如本领 域技术人员已知的，结构中可能包括比图中所示更多或更少的元件， 但这些并不会影响本发明实施例的范围。另外，尽管在上述实施例中 首先制作的是PMOS金属栅结构，而源漏极下接触孔是与NMOS金属栅结 构同时制备的，但是对于本领域技术人员来说显而易见的是也可以反 过来，即先制备NMOS金属栅结构，而源漏极下接触孔与PMOS金属栅结 构同时制备。本发明的范围包括可以使用上面的结构和方法的任何其 它实施例和应用。因此，本发明的范围应该参考所附权利要求连同被 给予这样的权利要求的同等物的范围来一起确定。