嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法

摘要

本发明公开了一种嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法，包括如下步骤：第一步：顶层氮氧化硅的刻蚀；第二步：氧化膜主刻蚀之快速刻蚀；第三步：氧化膜主刻蚀之慢速刻蚀：该步氧化硅对氮化硅的选择比大于20∶1，而刻蚀速率相对慢一些；第四步：去除由前三步刻蚀带来的残留于接触孔底部的聚合物；第五步：去除悬浮式氮化硅刻蚀阻挡层；第六步：底部氧化膜刻蚀。本发明解决了因为没有刻蚀阻挡层而带来的多晶栅顶部的金属接触硅化物过量损失；同时可以有效防止由于曝光位置偏移而导致的多晶栅和浅槽隔离边缘被过多的刻通，从而降低了器件的漏电损耗。

说明书

技术领域

本发明涉及一种集成电路半导体制造工艺方法，尤其涉及一种嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法。

背景技术

在嵌入式闪存器件射频器件制造工艺中，需要在金属前介质(PMD)中制作接触孔(Contact)，为有源区和第一层金属层之间提供电学通道。

如图1所示，现有的接触孔的制作工艺为：在完成有源区的金属接触(silicide)工艺之后，依此淀积作为金属前介质的氧化硅(APM)、氮化硅(SiN)、硼磷硅玻璃(BPSG)、常压氧化硅(TEOS)和顶部氮氧化硅(SiON，即DARC)。然后涂布光刻胶(PR)，对掩膜曝光制作图形，最后进行等离子干法刻蚀。对于所有的器件工艺来说，接触孔需要同时落在多晶栅和有源区上。由于两者之间存在高度差，有源区的接触孔要更深一些。

嵌入式闪存器件接触孔刻蚀中常见的问题为：

1、和多晶栅上的接触孔相比，有源区通孔需要刻蚀得更深。考虑到各层金属前介质淀积时，各成膜机长膜的厚度变化以及硅片面内均匀性不断累积，同时接触孔刻蚀机本身刻蚀速率的漂移以及面内均匀性的变化，为了保证有源通孔被充分刻开，而不会导致电路断路，这就要求增加足够的氧化膜过刻蚀。但是如果没有刻蚀阻挡层的话，大量的过刻蚀会导致多晶栅顶部的金属接触硅化物(silicide)被大量的损失，极端情况会把这些低接触电阻的金属硅化物全部刻蚀掉，从而导致接触电阻变大，影响器件的RC(接触孔电阻)的电学性能，如图2所示，由于没有刻蚀阻挡层，过刻蚀导致金属接触硅化物在多晶栅顶部和有源区均有过量损失，尤其在多晶栅顶部。同时，由于器件尺寸不断缩小和集成度的提高，许多图形曝光的套准精度标准设定得很小。在实际生产中，经常会有曝光位置偏移，这时接触孔刻蚀时会沿着多晶栅和浅槽隔离边缘往下继续刻蚀，从而导致器件严重的漏电效应，如图3所示，由于有曝光位置偏移和缺少刻蚀阻挡层，接触孔刻蚀时会沿着多晶栅和浅槽隔离边缘往下刻通很多。所以在加入刻蚀阻挡层的同时，也需要精确计算过刻蚀的比例，控制刻蚀时间。

2、另一方面，嵌入式闪存器件和其他逻辑器件相比，对氮化硅做刻蚀阻挡层比较敏感。因为氮化硅对有源区的载流子具有一定的捕获、定匝能力，而闪存器件对此更为敏感。所以为了不影响器件的擦写速度和性能，不能直接将氮化硅淀积在有源区表面，而需在其下面预先淀积一层氧化硅，即是所谓悬浮式刻蚀阻挡层。因此，在刻蚀完氮化硅阻挡层后还需刻蚀底部的氧化硅，这就使得接触孔的刻蚀工艺更为复杂。

发明内容

本发明要解决的技术问题是提供一种嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法，解决因为没有刻蚀阻挡层而带来的多晶栅顶部和有源区的金属接触硅化物过量损失。

为解决上述技术问题，本发明提供一种嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法，包括如下步骤：

第一步：顶层氮氧化硅的刻蚀；

第二步：氧化膜主刻蚀之快速刻蚀：采用刻蚀速率为7500-7800埃/分钟，氧化硅对氮化硅的选择比为10∶1-13∶1，精确计算刻蚀时间，控制该步在悬浮式刻蚀阻挡层上1000-1200埃停止；

第三步：氧化膜主刻蚀之慢速刻蚀：该步氧化硅对氮化硅的选择比＞20∶1，刻蚀速率为5200-5400埃/分钟；

第四步：去除由前三步刻蚀带来的残留于接触孔底部的聚合物；

第五步：去除悬浮式氮化硅刻蚀阻挡层；

第六步：底部氧化膜刻蚀。

第一步刻蚀的主要参数为：压力30-90毫托；上/下电极功率：800-1200/800-1200瓦；氩气150-250sccm；三氟甲烷15-25sccm；氧气5-25sccm；背部氦气压力：中部4-12托，边缘10-20托。

第二步刻蚀的主要参数为：压力30-90毫托；上/下电极功率：1500-2400/800-1600瓦；氩气500-1000sccm；八氟五碳5-15sccm；氧气8-25sccm；背部氦气压力：中部4-12托，边缘10-20托。

第三步刻蚀的主要参数为：压力30-90毫托；上/下电极功率：1500-2400/800-1600瓦；氩气500-1000sccm；八氟五碳6-20sccm；氧气8-20sccm；背部氦气压力：中部4-12托，边10-20托。第三步中可以追加50％的过刻蚀。

第四步刻蚀的主要参数为：压力15-35毫托；上/下电极功率：700-1400/100-300瓦；氩气100-300sccm；氧气10-30sccm；背部氦气压力：中部4-12托，边缘10-30托。

第五步刻蚀的主要参数为：压力30-50毫托；上/下电极功率：700-1500/100-300瓦；氩气100-300sccm；三氟甲烷8-25sccm；氧气10-30sccm；背部氦气压力：中部4-15托，边缘10-30托。

第六步采用和第二步相同的条件：保持刻蚀速率为7500-7800埃/分钟，氧化硅对氮化硅的选择比为10∶1-13∶1。第六步刻蚀的主要参数为：压力30-80毫托；上/下电极功率：1500-2500/800-1800瓦；氩气500-1000sccm；八氟五碳5-15sccm；氧气8-25sccm；背部氦气压力：中部4-15托，边缘10-30托。

本发明具有以下有益效果：在第三步氧化膜主刻蚀软着陆时，因为氧化膜对氮化膜的高选择比(＞20∶1)，可以确保将氧化膜充分刻蚀掉，并且停在氮化膜上；并且即使多晶栅顶部的氮化硅也损失很少，基本和有源区上氮化硅厚度相近，这样可以确保在随后去除剩余的氮化硅和底部氧化硅之后，金属接触硅化物损失会比较少。在第六步底部氧化膜刻蚀时，由于厚度较薄，所以即使加50％的过刻蚀，刻蚀时间也会控制的比较少。这样有利于大量减少多晶栅和浅槽隔离边缘刻下的深度，从而减少器件的漏电损失。在保证足够的工艺窗口的基础上，采用本发明方法，多晶栅顶部和有源区的金属接触硅化物的损失大幅减少，其中，多晶栅顶部从原来的多晶栅顶部270埃降到60埃；有源区从200埃降到＜50埃，大幅降低了器件的RC。采用本发明方法，由于曝光位置偏移，多晶栅和浅槽隔离边缘的刻穿深度显著减小，其中，多晶栅边缘刻穿的深度从2400埃大幅减小到400埃；浅槽隔离边缘刻穿的深度从1000埃降低到＜200埃，从而降低了器件的漏电损耗。

附图说明

图1是现有的具有接触孔的金属前介质层的结构示意图；

图2是采用现有的刻蚀方法导致金属接触硅化物损失的示意图；

图3是采用现有方法刻蚀接触孔导致多晶栅和浅槽隔离边缘刻穿的示意图；

图4是采用本发明方法降低金属接触硅化物损失的示意图；

图5是采用本发明方法降低多晶栅和浅槽隔离边缘刻穿深度的示意图。

具体实施方式

以下结合附图及实施例对本发明作进一步的阐述：

由于接触孔的刻蚀从上到下要依次刻DARC(SiON)/TEOS/BPSG/SiN/APM(见图1)，所以针对不同材料的膜，用相应的刻蚀条件。

第一步：顶层氮氧化硅的刻蚀。如果不把这层膜刻干净(有氮氧化硅残留)，将会影响到氧化膜的刻蚀，发生开孔中途停止(etch stop)。该步主要参数：压力30-90毫托；上/下电极功率：800-1200/800-1200瓦；氩气150-250sccm；三氟甲烷15-25sccm；氧气5-25sccm；背部氦气压力：中部4-12托，边缘10-20托。

第二步：氧化膜主刻蚀之快速刻蚀。考虑的生产效率的要求，这一步采用较高刻蚀速率和对氮化硅较低选择比的条件。采用刻蚀速率为7500-7800埃/分钟，氧化硅对氮化硅的选择比为10∶1-13∶1。根据刻蚀计算，精确计算刻蚀时间，控制该步在悬浮式刻蚀阻挡层上1000-1200埃停止，例如约1k埃左右停止。该步主要参数：压力30-90毫托；上/下电极功率：1500-2400/800-1600瓦；氩气500-1000sccm；八氟五碳5-15sccm；氧气8-25sccm；背部氦气压力：中部4-12托，边缘10-20托。

第三步：氧化膜主刻蚀之慢速刻蚀。通过调整C₅F₈和O₂的比例，使该步氧化硅对氮化硅的选择比很高(大于20∶1)，而刻蚀速率相对慢一些(5200-5400埃/分钟)。考虑到各层金属前介质淀积时，各成膜机长膜的厚度变化以及硅片面内均匀性不断累积，同时接触孔刻蚀机本身刻蚀速率的漂移以及面内均匀性的变化，为了确保硅片面内所有有源通孔都被充分刻开，追加50％的过刻蚀。因为对氮化硅的高选择比，即使是多晶栅顶部的氮化硅也损失很少，基本和有源区上氮化硅厚度相近。这样可以确保在随后去除剩余的氮化硅和底部氧化硅之后，金属接触硅化物损失会比较少。该步主要参数：压力30-90毫托；上/下电极功率：1500-2400/800-1600瓦；氩气500-1000sccm；八氟五碳6-20sccm；氧气8-20sccm；背部氦气压力：中部4-12托，边10-20托。

第四步：去处通孔底部的聚合物。为了确保刻蚀继续顺利的进行，以及刻蚀CD(尺寸)的控制，去除残留于通孔底部由前三步刻蚀带来的聚合物。该步主要参数：压力15-35毫托；上/下电极功率：700-1400/100-300瓦；氩气100-300sccm；氧气10-30sccm；背部氦气压力：中部4-12托，边缘10-30托。

第五步：悬浮式氮化硅刻蚀阻挡层刻蚀。通过速率计算，去掉充当阻挡层的氮化硅。该步主要参数：压力30-50毫托；上/下电极功率：700-1500/100-300瓦；氩气100-300sccm；三氟甲烷8-25sccm；氧气10-30sccm；背部氦气压力：中部4-15托，边缘10-30托。

第六步：底部氧化膜刻蚀。采用和第二步相同的条件。由于厚度较薄，所以即使加50％的过刻蚀，刻蚀时间也会控制的比较少。这样有利于大量减少多晶栅和浅槽隔离边缘刻穿的深度，从而减少器件的漏电损失。该步主要参数：压力30-80毫托；上/下电极功率：1500-2500/800-1800瓦；氩气500-1000sccm；八氟五碳5-15sccm；氧气8-25sccm；背部氦气压力：中部4-15托，边缘10-30托。

如图4所示，采用本发明方法，多晶栅顶部和有源区的金属接触硅化物的损失大幅减少，其中，多晶栅顶部从原来的多晶栅顶部270埃降到60埃；有源区从200埃降到＜50埃，大幅降低了器件的接触孔电阻。如图5所示，采用本发明方法，由于曝光位置偏移，多晶栅和浅槽隔离边缘的刻穿深度显著减小，其中，多晶栅边缘刻穿的深度从2400埃大幅减小到400埃；浅槽隔离边缘刻穿的深度从1000埃降低到＜200埃，从而降低了器件的漏电损耗。