用于形成具有自对准源极/漏极的FinFET的方法

摘要

本发明公开了一种方法，包括：形成栅极堆叠件以覆盖半导体鳍的中间部分，以及用n型杂质掺杂半导体鳍的暴露部分以形成n型掺杂区。通过栅极堆叠件防止中间部分的至少一部分接收n型杂质。该方法进一步包括使用氯自由基蚀刻n型掺杂区以形成凹槽，以及实施外延以在凹槽中再生长半导体区。本发明还公开了用于形成具有自对准源极/漏极的FinFET方法。

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及用于形成具有自对准源 极/漏极的FinFET方法。

背景技术

在场效应晶体管(FinFET)的形成中，首先形成半导体鳍，之后在半 导体鳍的一部分上形成栅极堆叠件。去除鳍的在栅极堆叠件的相对侧上的 暴露端部以形成凹槽。然后通过外延在凹槽中再生长源极区和漏极区。

源极区和漏极区的轮廓对场效应晶体管(FinFET)的性能影响极大， 这种轮廓包括例如底切的程度，即凹槽延伸至栅极堆叠件下方的量。为维 持可控的性能，期望能够精确控制底切的量级。而且，期望对于位于同一 芯片上的相同类型的FinFET整体上底切是均匀的。然而，难以实现底切的 控制。例如，由于由暴露的鳍部分的图案密度引起的图案负载效应，底切 可能发生显著的变化。因此，控制底切就成为一种挑战。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了 一种方法，包括：

形成栅极堆叠件以覆盖半导体鳍的中间部分；

用n型杂质掺杂所述半导体鳍的暴露部分以形成n型掺杂区，其中通 过所述栅极堆叠件来防止所述中间部分的一部分接收所述n型杂质；

使用氯自由基蚀刻所述n型掺杂区以形成凹槽；以及

实施外延以在所述凹槽中再生长半导体区。

在可选实施例中，所述方法还包括通过将所述n型杂质注入到所述半 导体鳍的暴露部分来实施掺杂步骤。

在可选实施例中，所述n型掺杂区的边缘对准所述栅极堆叠件的边缘。

在可选实施例中，所述n型掺杂区延伸至所述栅极堆叠件的下方并且 与所述栅极堆叠件重叠。

在可选实施例中，在基本上没有氯离子的环境中实施蚀刻步骤。

在可选实施例中，所述n型掺杂区被掺杂为具有高于约5x 10¹⁹/cm³的 n型杂质浓度，并且所述方法进一步包括在所述半导体鳍中实施阱区掺杂 浓度低于约1x 10¹⁸/cm³的阱区掺杂。

在可选实施例中，掺杂所述半导体鳍的暴露部分的步骤包括注入砷。

根据本发明的另一方面，还提供了一种方法，包括：

形成栅极堆叠件以覆盖半导体鳍的中间部分；

用n型杂质注入所述半导体鳍的端部以在所述中间部分的相对侧上形 成n型掺杂区，其中所述半导体鳍的中间部分的一部分没有接收所述n型 杂质；

使用氯自由基蚀刻所述n型掺杂区以形成凹槽，其中蚀刻步骤在基本 上完全去除所述n型掺杂区时停止，并且所述半导体鳍的中间部分的所述 一部分基本上未被蚀刻；以及

实施外延以在所述凹槽中再生长半导体区，其中所述半导体区形成鳍 式场效应晶体管(FinFET)的源极/漏极区。

在可选实施例中，在蚀刻所述n型掺杂区的步骤期间，所述氯自由基 不是单向的。

在可选实施例中，注入步骤包括在相对方向上倾斜的两种倾斜注入， 并且在所述两种倾斜注入期间，所述n型杂质以与所述栅极堆叠件的边缘 的平面平行的方向注入。

在可选实施例中，注入步骤包括在相对方向上倾斜的四种倾斜注入， 并且在所述四种倾斜注入期间，所述n型杂质以与所述栅极堆叠件的边缘 的平面不平行的方向注入。

在可选实施例中，在基本上没有氯离子的环境中实施蚀刻步骤。

在可选实施例中，在存在氯离子的环境中实施蚀刻步骤。

在可选实施例中，所述n型掺杂区被掺杂为具有高于约5x 10¹⁹/cm³的 n型杂质浓度。

根据本发明的又一方面，还提供了一种方法，包括：

形成栅极堆叠件以覆盖半导体鳍的中间部分，所述半导体鳍高于所述 半导体鳍的相对侧的浅沟槽隔离区的顶面；

用n型杂质注入所述半导体鳍的端部以形成n型掺杂区，其中，位于 所述栅极堆叠件下方的半导体鳍的中间部分的一部分未被注入，从而形成 未掺杂区，并且所述未掺杂区邻接所述n型掺杂区；

蚀刻所述n型掺杂区以形成凹槽，其中蚀刻步骤停止于所述未掺杂区； 以及

实施外延以从所述未掺杂区开始再生长半导体区，其中，所述半导体 区形成鳍式场效应晶体管(FinFET)的源极/漏极区。

在可选实施例中，使用氯自由基实施所述蚀刻步骤，并且所述氯自由 基不是单向的。

在可选实施例中，所述未掺杂区为p型。

在可选实施例中，所述未掺杂区为n型，并且被掺杂至具有低于约1x 10¹⁸/cm³的n型杂质浓度。

在可选实施例中，注入所述半导体鳍的端部的步骤包括注入砷。

在可选实施例中，所述n型掺杂区和所述未掺杂区之间的界面与所述 栅极堆叠件重叠。

附图说明

为了更充分地理解本实施例及其优点，现在将结合附图所作的以下描 述作为参考，其中：

图1至图5B是根据一些示例性实施例的在场效应晶体管(FinFET) 制造的中间阶段的截面图和立体图。

具体实施方式

以下详细描述本发明的实施例的制造和使用。然而，应该理解，实施 例提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的 具体实施例是示例性的，而不用于限制本发明的范围。

根据各种示例性实施例，本文提供了一种场效应晶体管(FinFET)及 其形成方法。本文示出了形成FinFET的中间阶段。本文论述了实施例的变 种。在各幅附图和各个示例性实施例中，相同的编号用于表示相同的元件。

图1至图5B示出了根据示例性实施例的在FinFET的形成中的立体图 和截面图。图1示出一种结构的立体图，该结构包括衬底20、隔离区22、 隔离区22之间的半导体带24以及位于隔离区22的顶面上方的半导体鳍 26。衬底20可以是半导体衬底，其可以进一步是硅衬底、硅碳衬底或者其 他半导体材料形成的衬底。衬底20可以轻掺杂p型或者n型杂质。

隔离区22可以是例如浅沟槽隔离(STI)区。STI区22的形成可以包 括：蚀刻半导体衬底20以形成沟槽(未示出)；用介电材料填充沟槽以形 成STI区22。STI区22可以包括氧化硅，但是也可以使用诸如氮化物的其 他介电材料。半导体鳍26可以与下方的半导体带24重叠。半导体鳍26的 形成可以包括形成STI区22以使其顶面与半导体鳍26的顶面齐平，然后 对STI区22开凹槽。因此，位于STI区22的被去除部分之间的半导体材 料的部分就成为半导体鳍26。半导体鳍26和一部分或基本上全部的半导 体带24可以包括基本上纯硅或者其他含硅化合物，包括但不限于硅碳、硅 锗等。

在一些实施例中，例如通过注入步骤实施阱区掺杂并且形成阱区28。 阱区28延伸至半导体鳍26中以及半导体带24的至少顶部部分。阱区28 还可以延伸至位于STI区22的底面下方的衬底20的部分中。如果要形成 n型FinFET，则阱区28可以是包括诸如硼、铟等p型杂质的p阱区。否则， 如果要形成p型FinFET，则阱区28可以是包括诸如磷、砷、锑等n型杂 质的n阱区。阱区28中的掺杂浓度可以低于约1×10¹⁸/cm³，并且介于约1 ×10¹⁶/cm³和约1×10¹⁸/cm³之间。在可选的实施例中，并不实施阱区掺杂。 在这些实施例中，半导体鳍26和半导体带24可以是本征的(intrinsic)， 这意味着它们没有掺杂p型和n型杂质。

图2A和图2B分别示出在栅极堆叠件30的形成中的立体图和截面图。 图2B中示出的视图是从图2A中的平面穿越线2B-2B获得的。栅极堆叠件 30覆盖半导体鳍26的中间部分，而不覆盖半导体鳍26的端部。而且，栅 极堆叠件30形成在半导体鳍26的中间部分的侧壁和顶面上。

在一些实施例中，栅极堆叠件30留在最终的FinFET中，并且形成最 终的FinFET的栅极堆叠件。在这些实施例中，各个栅极堆叠件30(图2B 和图3B)包括位于半导体鳍26的侧壁和顶面上的栅极电介质32以及位于 栅极电介质32上的栅电极34。栅极电介质32可以是选自氧化硅、氮化硅、 氧化镓、氧化铝、氧化钪、氧化锆、氧化镧、氧化铪、它们的组合和多层。 栅电极34可以包括导电材料，其包括多晶硅、难熔金属或者包括例如Ti、 W、TiAl、TaC、TaCN、TaAlC、TaAlCN、TiN和TiW的各自的化合物。在 其他实例中，栅电极34包括镍(Ni)、金(Au)、铜(Cu)或者它们的 合金。

在可选的实施例中，栅极堆叠件30形成将在后续的步骤中被替代栅极 替代的伪栅极堆叠件。因此，栅极堆叠件30可以包括伪栅电极(还被表示 为34)，例如其可以包括多晶硅。可以在伪栅电极34和半导体鳍26之间 形成或者不形成伪栅极电介质32。在这些实施例中，可以形成或者不形成 栅极间隔件36(作为栅极堆叠件30的部分)。

接下来，参考图3A、3B、3C和3D，实施n型掺杂步骤以注入n型杂 质。图3B中示出的视图是从图3A中的平面穿越线3B-3B获得的，并且图 3C和3D中示出的视图是从图3A中的平面穿越线3C/3D-3C/3D获得的。 根据一些实施例，通过注入实施n型掺杂步骤，其中箭头38表示所注入的 杂质和各个注入。如图3A所示，注入可以包括在相对方向倾斜的至少两种 倾斜注入，其中倾斜角度α可以是介于约10度和约50度之间，但是倾斜 角度α也可以更大或更小。因此，被注入的半导体鳍26(图2A)的部分形 成注入区40(下文中被称为n型掺杂区40)。注入区40包括半导体鳍26 的暴露部分，并且注入区40取决于注入中所使用的能量可以基本上延伸或 者不延伸进下方的半导体带24中。所注入的n型杂质包括砷、磷、锑等， 但是也可以使用诸如氮的其他n型杂质。在注入之后，n型掺杂区40中的 n型杂质浓度可以大于约5×10¹⁹/cm³。

参考图3B，在与栅极堆叠件30的纵向(图3A中示出的X方向)平 行的垂直面中，注入38包括以相对方向倾斜的两种注入，使得鳍26(图 2A)的整个暴露部分都掺杂有n型杂质，在整个n型掺杂区40中掺杂浓度 大体上相同。

图3C示出n型掺杂区40并不延伸至栅极堆叠件30的下方的实施例。 在这些实施例中，注入38基本上是垂直的，并且与栅极堆叠件30的边缘 30A所在的平面平行。因此，n型掺杂区40的边缘40A与栅极堆叠件30 的边缘30A对准。在这些实施例中，可以使用两种倾斜注入形成n型掺杂 区40的轮廓，然而也可以实施更多的倾斜注入。

在可选的实施例中，如图3D所示，所注入的杂质38并不与栅极堆叠 件30的垂直边缘30A平行。因此，结合图3B和3D，可以使用四种倾斜 注入形成图3D中的n型掺杂区40的轮廓，然而也可以实施更多的倾斜注 入。四种倾斜注入的每一种都与其他三种注入所倾斜的方向不同。由于倾 斜注入与栅极堆叠件30的垂直边缘30A不平行，因此n型掺杂区40延伸 至栅极堆叠件30的下方。可以通过控制注入能量和倾斜角度β来精确地控 制延伸的延伸距离GP，其被称为栅极邻近，其中倾斜角度β是自边缘30A 所处的垂直面倾斜的注入杂质的倾斜角度。在一些实施例中，倾斜角度β 介于约10度和约50度之间。

在可选实施例中，替代注入的是，通过保形掺杂步骤来实施n型掺杂， 其可以包括通过生成(砷)等离子体在半导体鳍26上形成n型杂质(诸如 砷)的保形层(未示出)，在n型杂质上方形成覆盖层，以及实施退火以 使得n型杂质进入到半导体鳍26中。

图4A和图4B示出n型掺杂区40的蚀刻。图4B中示出的视图是从图 4A中的平面穿越线4B-4B获得的。通过被去除的n型掺杂区40而留下的 间隔在下文中称为凹槽46(图4B)。可以在可能存在自由基的环境45(诸 如真空室)中实施蚀刻。箭头44表示氯(Cl)自由基，其是不带正电荷和 负电荷的氯原子。氯自由基被用于蚀刻n型掺杂区40。虽然氯自由基用方 向性箭头示出，但是它们不是偏向的，因此也可能不是单向的。在一些实 施例中，通过氯等离子体的形成来形成氯自由基44，可以对其过滤以过滤 掉氯离子，而在真空室中留下氯自由基以用于n型掺杂区40的蚀刻。在可 选实施例中，除了氯自由基44外，氯离子(Cl^-)也可以用于n型掺杂区 40的蚀刻。在这些实施例中，并不从氯等离子体中过滤氯离子。

在n型掺杂区40的蚀刻期间，氯自由基44可能渗透进n型掺杂区40 中并且侵害n型掺杂区40(图3A)，从而使得n型掺杂区40被蚀刻。氯 自由基44具有在未掺杂(中性)硅的表面或者p型掺杂硅的表面形成钝化 的特征，从而使得氯自由基不能穿透未掺杂硅或者p型掺杂硅的表面。因 此，氯自由基并不蚀刻未掺杂硅和p型掺杂硅。因此，参考图4B，当p阱 区28是p型并且鳍部分26A是p型时，并不蚀刻鳍部分26A。当p阱区 28是n型时，鳍部分26A也是n型。由于鳍部分26A中的n阱区掺杂浓度 低，蚀刻速率也低，蚀刻速率根据鳍部分26A中的n型掺杂浓度可以是小 于每10秒约硅的一个单层或者更慢。因此，鳍部分26A的被去除部分(如 果在蚀刻中全部被去除)可以是少于数个单层或者甚至少于一个单层。因 此，鳍部分26A基本上未蚀刻，并且其可以在n型掺杂区40的蚀刻中用作 蚀刻终止层。于是，n型掺杂区40的各个蚀刻自对准到杂质38(图3A) 掺杂的位置。因此，通过如图3A至3D中对n型掺杂的精确控制，可以精 确地控制鳍部分26A的轮廓，有时精确到硅的一个单层。

实验结果表明，在阱区28中的掺杂浓度小于约1×10¹⁸/cm³而n型掺 杂区40的掺杂浓度大于约5×10¹⁹/cm³的情况下，n型掺杂区40(图3A和 3B)的后续蚀刻足够快，而鳍部分26A却具有非常小的蚀刻速率。这使得 能够在不蚀刻鳍部分26A的情况下蚀刻n型掺杂区40。

图5A和5B示出了外延区48的外延生长，其形成所得到的FinFET 50 的源极区和漏极区。图5B示出的视图是从图5A中的平面穿越线5B-5B获 得的。通过在凹槽46(图4B)中选择性生长半导体材料来形成外延区48。 在阱区28是n阱区的一些示例性实施例中，外延区48包括掺杂诸如硼的 p型杂质的硅锗。因此，所得到的FinFET 50是p型FinFET。在阱区28是 p阱区的可选实施例中，外延区48包括掺杂诸如磷的n型杂质的硅。因此， 所得到的FinFET 50是n型FinFET。

在栅极堆叠件30不是伪栅极堆叠件的实施例中，可以在后续的工艺步 骤中进一步形成源极/漏极硅化物区、栅极硅化物区、层间电介质(ILD) 和源极/漏极接触插塞以及栅极接触插塞(未示出)。在栅极堆叠件30是 伪栅极堆叠件的可选实施例中，可以形成ILD(示意性地示出在图5B中) 并使其顶面与伪栅极堆叠件30的顶面齐平。然后去除伪栅极堆叠件30， 并且用栅极电介质和栅电极(未示出)替代伪栅极堆叠件。相对应的栅极 电介质可以包括高k介电材料。

在本发明的实施例中，可以精确地控制FinFET的源极区和漏极区的轮 廓，有时精确到一个单层。因此，半导体鳍的蚀刻和外延再生长没有诸如 图案负载效应的一些工艺偏差。而且，由于氯自由基在蚀刻栅极堆叠件30 和STI区22(图5A和5B)中具有相当低的蚀刻速率，因此使得STI损失 和栅极损失最小化。

根据一些实施例，一种方法包括形成栅极堆叠件以覆盖半导体鳍的中 间部分；用n型杂质掺杂半导体鳍的暴露部分以形成n型掺杂区。通过栅 极堆叠件来防止中间部分的至少一部分接收n型杂质。该方法进一步包括 使用氯自由基蚀刻n型掺杂区以形成凹槽，以及实施外延以在凹槽中再生 长半导体区。

根据其他实施例，一种方法包括形成栅极堆叠件以覆盖半导体鳍的中 间部分，以及用n型杂质注入半导体鳍的端部以在中间部分的相对侧上形 成n型掺杂区。半导体鳍的中间部分的一部分不接收n型杂质。使用氯自 由基蚀刻n型掺杂区以形成凹槽，其中当基本上完全去除n型掺杂区时停 止蚀刻步骤。当停止蚀刻步骤时，暴露半导体鳍的中间部分的一部分。实 施外延以在凹槽中再生长半导体区，其中半导体区形成FinFET的源极/漏 极区。

根据另外的实施例，一种方法包括形成栅极堆叠件以覆盖半导体鳍的 中间部分，并且半导体鳍高于位于半导体鳍的相对侧上的浅沟槽隔离区的 顶面。将n型杂质注入半导体鳍的端部以形成n型掺杂区。位于栅极堆叠 件下方的半导体鳍的中间部分的一部分是未掺杂的或者掺杂浓度低于约1 ×10¹⁸/cm³的轻掺杂，并且形成未掺杂区或者轻掺杂区。未掺杂区或者轻掺 杂区邻接掺杂浓度大于约5×10¹⁹/cm³的n型掺杂区。该方法进一步包括蚀 刻n型掺杂区以形成凹槽，其中蚀刻步骤停止在未掺杂区或者轻掺杂区。 实施外延以从无注入区开始再生长半导体区，其中半导体区形成FinFET的 源极/漏极区。

尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附 权利要求限定的实施例的构思和范围的情况下，进行各种改变、替换和更改。 而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组 分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应 很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相 应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、 材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样 的工艺、机器、制造、材料组分、装置、方法或步骤。此外，每条权利要求构 成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。