用于堆叠的芯片组件的芯片焊盘和Z-互连之间的电接触点

摘要

用于晶片级加工中在芯片焊盘上形成接触点的方法，包括：在芯片焊盘上形成可固化的导电材料的焊点并延伸至或越过互连芯片边缘；固化导电材料；以及在随后的晶片切割过程中切断焊点。而且，通过该方法形成芯片焊盘与z-互连的接触点并相应地塑形和规定尺寸。而且，通过该方法形成包含根据该方法制备的具有芯片焊盘与z-互连的接触点的芯片的堆叠的芯片组件和堆叠的芯片封装并相应地塑形和规定尺寸。

说明书

相关申请的交叉引用

本申请要求R.Co等于2010年5月19日提交的、美国临时专利申请61/395,987、发明 名称为“Electrical connector between die pad and Z-interconnect for stacked die assemblies”的 优先权，其通过参考包括于此。

本申请与以下申请相关：R.Co等于2008年11月25日提交的、美国专利申请12/323,288、 发明名称为“Semiconductor die separation method”的申请；S.J.S McElrea等于2008年5月 20日提交的、美国专利申请12/124,077、发明名称为“Electrically interconnected stacked die assemblies”的申请；S.J.S McElrea等于2008年6月19日提交的、美国专利申请12/142,589、 发明名称为“Wafer level surface passivation of stackable integrated circuit chips”的申请；T. Caskey等于2008年5月20日提交的、美国专利申请12/124,097、发明名称为“Electrical interconnect formed by pulse dispense”的申请；以及J.Leal于2009年12月9日提交的、美 国专利申请12/634,598、发明名称为“Semiconductor die interconnect formed by aerosol application of electrically conductive material”的申请。

背景技术

本发明涉及制备用于堆叠的芯片组件中的电互连的半导体芯片，以及涉及由此制备的芯 片和包含由此制备的芯片的芯片组件。

芯片的堆叠中的芯片彼此之间的互连(“芯片-芯片互连”；“z-互连”)或者芯片或芯片堆 叠与衬底的互连(“芯片-衬底互连”)存在很多挑战。例如，集成电路位于芯片的“有源面” 上，暴露的焊盘位于芯片的有源面上用于与其他芯片或衬底电互连。当芯片被堆叠时，特别 地当具有相同的或近似的尺寸的芯片被彼此堆叠时，堆叠中的一个芯片可能遮掩另一个芯片 上的焊盘，使得它们无法互连。

提供的某芯片具有沿着一个或多个芯片边沿的芯片焊盘，这些芯片可被称作外围焊盘芯 片。提供的其他芯片具有在接近芯片的中心处布置为一行或两行的芯片焊盘，这些芯片可被 称作中心焊盘芯片。芯片可被重新排列以在或接近一个或多个芯片的边缘提供互连焊盘的适 当布置。

沿此布置互连焊盘的芯片边缘可被称作“互连边缘”；在与互连边缘相邻的有源面上的 芯片的边沿可被称作“互连边沿”；与互连边缘相邻的芯片的侧壁可被称作“互连侧壁”。

已经提出多种类型的芯片互连，其中包括倒装互连、引线键合互连和带键合(tab bond) 互连。

在堆叠的芯片组件中采用引线键合互连的，在第一芯片上堆叠额外的芯片之前，可形成 引线键合以连接第一芯片的有源面上的焊盘。典型地，在第一芯片的有源面上提供垫片以防 止第二芯片对第一芯片上的线环的干扰。

例如，在美国专利5,675,180及其后代、美国专利7,215,018和美国专利7,245,021中描 述了除引线键合、焊台或载带之外的其他芯片z-互连的方式。

特别地，例如美国专利7,245,021描述了“离片(off-die)”互连，采用与芯片上的外围 位点电连接并凸出越过芯片边缘的互连端子；通过导电聚合物元件形成芯片的z-互连，其中 互连端子的凸出部分延伸至导电聚合物元件中。

在芯片的分割之前，可有利地在晶片级实施某些工艺步骤。在芯片制备的某阶段，晶片 被切割以分割芯片。即，晶片被切割(例如，通过沿着芯片的有源电路区域之间的“道”割 锯晶片)以在晶片支撑物上形成芯片阵列(“晶片阵列”)。然后，分割的芯片可被分别地操 作(例如，通过使用“取放”工具)用于进一步的处理。

上面参考的美国专利申请12/124,077描述了各种芯片堆叠配置，其中包括偏置芯片堆叠 和交错芯片堆叠，以及包括堆叠中的各个芯片具有不同的尺寸的堆叠。

上面参考的美国专利申请12/142,589描述了用于在晶片或晶片阵列级在芯片表面上钝 化(形成电绝缘)的方法。

上面参考的美国专利申请12/323,288描述了用于通过在两个阶段中切割晶片而将芯片 从晶片分离的方法。第一晶片切割过程包括沿着第一组锯道切割至比预定的芯片厚度大的深 度，且可选地沿着第二组锯道切割至比芯片厚度小的深度。第一切割过程的结果是芯片条或 块的阵列，每个条或块包括多个连接的芯片，比单个分割的芯片更少地产生偏移。在第二晶 片切割过程中，通过沿着第二组道切断而分割芯片。在第一切割过程之后、第二切割过程之 前，可实施额外的对芯片偏移敏感的芯片制备过程。在一些这样的方法中，在将晶片减薄至 预定的芯片厚度之前实施第一晶片切割过程；在其他这样的方法中，在实施第一晶片切割过 程之前将晶片减薄至预定的芯片厚度。在该方法的一些示例中，沿着互连边缘前面的锯道进 行第一切割。

上文和下文参考的专利和专利申请通过参考包括于此。

发明内容

在一般方面，本发明以用于晶片级加工中在芯片焊盘上形成接触点的方法为特征，通过 在芯片焊盘上形成可固化的导电材料的焊点并延伸越过互连芯片边缘；固化导电材料；以及 在随后的晶片切割过程中切断焊点。

在一些实施例中，在焊盘上形成导电材料的焊点之前，将芯片覆盖上保形电绝缘涂层， 以及在保形涂层中形成开口以暴露被选择的芯片焊盘的表面从而提供焊点与被选择的芯片 焊盘的电连接；保形涂层防止焊点和芯片上的特征之间的电接触，从而避免电导通。在一些 实施例中，在固化导电材料之后，形成第二保形电绝缘涂层，且在一些这种实施例中，在涂 层中形成暴露被选择的固化焊点的表面的开口以提供与z-互连的电连接。

在一些实施例中，在沿着第一锯道的第一晶片切割过程之前，减薄晶片。在一些实施例 中，在第一晶片切割过程之前形成并固化焊点，且第一晶片切割过程切断固化的焊点并在芯 片上形成互连侧壁。在其他实施例中，在第一晶片切割过程之后，在通过第一晶片切割过程 形成的通道上(可跨越但通常不跨越)形成焊点并固化；在这种实施例中，在随后的沿着互 连道的晶片切割过程(使用较窄的锯)中切断固化的焊点。在这种实施例中，固化的导电焊 点可在一定程度上悬出互连芯片边缘。

在第一晶片切割过程之前减薄晶片的一些实施例中，可以有单个的保形介质涂布过程； 在第一晶片切割过程之前减薄晶片的其他实施例中，可以有两个保形介质涂布过程。

在一些这样的(在第一切割之前减薄)实施例(单个涂布过程)中，一系列过程包括以 下阶段：

a)减薄晶片(例如，通过晶背研磨)；

b)对减薄的晶片的背面应用芯片粘结薄膜(DAF)；

c)沿着互连道从正面切割(例如，锯)穿过晶片并进入但不穿过DAF；

d)在晶片的正面(芯片有源区域的正面、互连芯片边缘和侧壁)暴露的表面上沉积保 形涂层；

e)形成开口(例如通过激光烧蚀)以暴露期望电接触处的特征(例如被选择的芯片焊 盘)；

f)在芯片焊盘上形成并固化悬出互连芯片边缘的可固化的导电材料的焊点；

g)再次沿着互连道切割(例如，使用比第一切割更窄的锯子来锯，以便锯子不破坏侧 壁上的涂层)，切断悬出的固化的导电焊点并切割穿过DAF；

h)沿着非互连道切割穿过晶片和DAF以分割芯片。

在其他这样的(在第一切割之前减薄)的实施例(两个涂布过程)中，一系列过程包括 以下阶段：

a)在未被减薄和未被切割的晶片的正面上沉积保形涂层；

b)形成开口(例如通过激光烧蚀)以暴露期望电接触处的特征(例如被选择的芯片焊 盘)；

c)在芯片焊盘上形成并固化悬出互连芯片边缘的可固化的导电材料的焊点；

d)减薄晶片(例如通过晶背研磨)；

e)对减薄的晶片的背面应用芯片粘结薄膜(DAF)；

f)沿着互连道从正面切割穿过固化的焊点并穿过晶片进入DAF。

g)在晶片的正面及其上的特征(例如，可固化的导电材料的固化焊点的表面和通过第 一切割暴露的表面)上沉积第二保形涂层；

h)再次沿着互连道切割(例如，使用比第一切割更窄的锯子来锯，以便锯子不破坏侧 壁上的涂层)，切割穿过DAF；以及

i)沿着非互连道切割穿过晶片和DAF以分割芯片。

在一些实施例中，在第一晶片切割过程之后减薄晶片。在一些实施例中，第一晶片切割 过程被进行至比最终的芯片厚度大但比全晶片厚度小的深度，形成互连侧壁。

在一些实施例中，在沉积聚对二甲苯的第二涂层之后的一段时间应用加热过程，加热过 程足以提供DAF临时粘性。

在其他一般方面，本发明以交互堆叠配置的芯片组件为特征，其中堆叠中的上层芯片的 互连侧壁相对于下层芯片的互连侧壁水平地偏置。

在一些实施例中通常如上所述制备堆叠中的芯片。

附图说明

图1A为示出根据本发明的另一个实施例的安装在衬底上的芯片的堆叠的主视图的示意 图；

图1B和1C为示出互连的堆叠的晶片组件的实施例在如图1A中的1B-1B处所指示的 剖面图的示意图；

图2为示出根据本发明实施例的用于制备用于堆叠和z-互连的芯片的过程中的阶段的流 程图；

图3和4为示出根据本发明实施例的用于制造交错堆叠布置的堆叠芯片的封装的过程中 的阶段的流程图；

图5为示出根据本发明另一个实施例的用于制备用于堆叠和z-互连的芯片的过程中的阶 段的流程图；

图6为示出根据本发明实施例的堆叠的芯片组件的部分剖面图的示意图；

图7，8，9，10，11为示出根据本发明的各个实施例的接触点配置的部分剖面图的理想 化示意图；

图12A，12B，13，14，15，16A，16B，17A，17B，18A，18B为示出参考图2描述的 某些过程的结果的透视图(12A，16A，17A，18A)和部分剖面图的示意图；

图19A为示出根据本发明的另一个实施例的安装在衬底上的芯片的堆叠的主视图的示 意图；

图19B为示出根据互连的堆叠的芯片组件的实施例在如图19A中的1B-1B处所指示的 剖面图的示意图；

图20A为示出根据本发明的另一个实施例的安装在衬底上的芯片堆叠的剖面图的示意 图；

图20B为示出互连的芯片堆叠在如图20A中的B_L和B_R处所指示的部分剖面图的示意 图。

具体实施方式

现在通过参考附图进一步详细地描述本发明，其中附图示出本发明的可选的实施例。附 图是示意性的，示出本发明的特征及其与其他特征和结构的关系，且不是按比例制作的。为 了更清晰的表示，在说明本发明的实施例的附图中，不特别地给与其他图中示出的元件相应 的元件重新编号，尽管它们在所有的附图中都是易于被识别的。而且，为了清晰的表示，在 附图中未示出某些对于理解本发明不是必须的特征。

图1A示出堆叠的芯片组件的示例，其中堆叠中的相邻偏置的芯片被彼此堆叠地安装以 便各个互连边缘垂直对齐，例如如上面参考的美国专利申请12/124,077所描述的。这种布置 可被称作“交错”堆叠配置。在该描述中为了方便，垂直地相邻的芯片被称作芯片“对”， 尽管它们在加工期间既不需要成对地功能相关也不需要成对地被处理。每对中的芯片，例如 顶层对的芯片101，102朝向相反的方向，以便互连边缘103和104在堆叠的相对侧面上。 该布置在图1C中进一步详细地示出。

图1B示出通常如图1A中所示的通过互连材料支柱而互连的堆叠的芯片组件的示例的 剖面图。图1C以部分剖面图更详细地示出芯片的互连。

现在参考图1C，芯片101堆叠在芯片102上，构成第一(顶层)芯片对。在图中，芯 片101的互连边沿103朝向右侧，芯片102的互连边沿104朝向左侧。芯片是偏置的以便暴 露互连边沿104的互连端子。互连端子105，106被各自提供有导电材料团块或突起107， 108以便为形成在侧面上的互连材料支柱121，122提供接触入口。

如图1C所示，第一芯片对101，102的各自的互连边沿103，104悬在下面的芯片对的 互连边沿的上方；由此，第一芯片对101，102的互连边沿103，104悬在下一个芯片对101’， 102’的互连边沿103’，104’的上方。在这种构造中，(偶数的)芯片102，102’用作(奇数的) 芯片101，101’的垫片。再参考图1C，堆叠的芯片被安装在支撑物(此处，衬底120)上以 便芯片边缘与衬底中的相应互连位点123，124叠加。在将芯片堆叠安装在衬底上之后，形 成接触芯片上的突起(例如，107，108)和接触衬底中的位点123，124的互连轨迹(z-互 连)121，122。因此，互连轨迹122提供位点124与芯片102，102’，102”，102’”上的电路 之间的电连接；互连轨迹121提供位点123与芯片101，101’，101”，101’”上的电路之间的 电连接。

例如，适合于轨迹121，122的互连材料包括可固化的导电聚合物，例如充满微粒导电 材料的可固化聚合物、或导电环氧树脂、或导电油墨。因为这些实施例中的互连轨迹不被外 部地支撑在衬底上的互连位点与芯片之间或间隔开的芯片之间，因此互连材料在非固化状态 必须足够坚固以保持柱状和与突起或团块的接触。适合的聚合物具有高触变指数，通常为 6.5或更高；以及高粘度，通常为30000cps或更高。(触变指数和粘度必须不能太高以使得 材料不可行或者以致芯片边缘上的材料的入侵使得与突起的接触是不可能的)。支柱的形成 可通过例如脉冲点胶(pulse dispense)过程执行，如上述的美国专利申请12/124,097所描 述的；或者通过例如气雾喷涂过程执行，如上述的美国专利申请12/634,598所描述的。

团块或突起与z-互连的电连接取决于强健的电接触，且接触可能被折中，这是因为突起 位于芯片边缘的内侧而接触要求芯片之间的z-互连轨迹的材料的进入。这可能要求z-互连轨 迹材料的流变属性的折中：例如，非固化状态的材料的粘度必须足够低以允许进入，但仍然 足够高以便非固化状态的互连轨迹材料保持形状。

图2示出根据本发明的实施例的用于制备用于堆叠和Z-互连的芯片过程中的阶段；图 3A和3B示出用于形成包含这种交错配置的芯片堆叠的封装的过程阶段。

参考图2，示出多个阶段，其中一些是传统的工艺步骤。在这个实施例中，在第一切割 过程202之后的晶背研磨过程208中减薄晶片。而且在这个实施例中，在形成可固化的导电 材料的焊点的过程205之前实施第一切割过程202；且在随后的切割过程212中沿着相同的 锯道切断固化的焊点(接触点)。

特别地适合用于焊点的材料包括可在流动状态应用并随后被固化以形成电接触点的材 料，且取决于材料和技术，互连材料可在非固化或部分固化状态沉积，材料可在沉积后的中 间阶段被部分地或额外地固化，当沉积完成时材料可被完全地固化。互连材料是可固化材料 的，它在被沉积或者被部分地或完全地固化时可以是导电的。适合的互连材料可以是导电聚 合物。适合的导电聚合物包括充满颗粒形式的导电材料的聚合物，例如金属填充聚合物，包 括例如金属填充环氧树脂，金属填充热固性聚合物、金属填充热塑性聚合物或导电油墨。导 电颗粒的尺寸和形状可广泛地变动，例如它们可以是纳米颗粒或更大的颗粒。在一些实施例 中，导电材料可以是部分可固化的聚合物；可以在过程的较早阶段执行部分固化，在较晚的 阶段执行最终的固化或后固化以增强互连的强健性。当焊点延伸越过芯片边缘(即，它们在 通道上形成(并可能跨越通道))时，适合的材料被选择为具有适于在非固化状态保持它们 的形状足够长的时间以至少部分地固化材料的流变属性(粘度，触变性)。

沿着互连锯道实施第一晶片切割过程202；在本示例中，互连锯道在第一方向是平行的， 此处为了易于参考，它们被称作N-S*锯道。这个切割过程沿着N-S*锯道形成通道，通道的 深度至少与最终的芯片厚度一样，但比全晶片厚度小；即，第一切割过程形成互连芯片侧壁 但在N-S*通道的底部留下一定的晶片材料。结果在图12A、12B中示出。

在保形涂层过程203中，通过沉积形成保形涂层，例如通过气相沉积、液相沉积或通过 固相沉积。结果在图13中示出。保形涂层的材料可包括气相、液相或B-阶段的介质材料、 粘合剂或具有限定的厚度的涂层。在一些实施例中，保形涂层的材料包括有机聚合物，例如 对二甲苯的聚合物或其衍生物，例如聚二亚甲苯聚合物，例如聚对二甲苯C(parlene C)、 聚对二甲苯N(parlene N)或聚对二甲苯A(parlene A)。聚对二甲苯可以是特别适合的， 且可在传统的聚对二甲苯装置中形成聚对二甲苯涂层。

在涂层中的选定位置形成开口(阶段204)，例如通过激光烧蚀。结果在图14中示出。

如上所述，用于接触点的优选材料包括可固化的材料，其可在非固化状态被沉积成流动 形式的焊点并随后被固化以形成接触点。通过多种沉积技术(例如，包括点胶(dispensing) 和印刷(printing))的任何一种可形成用于接触点的可固化材料的焊点(阶段205)。特定的 沉积技术可取决于所采用的材料。通过适合于所采用的特定材料的技术固化(或允许固化) 材料；例如，通过加热固化一些可固化的填充导电环氧树脂。结果在图15中示出。在示出 的示例中，焊点桥接通过第一晶片切割过程形成的通道；在其他示例中，焊点被形成以便接 触芯片焊盘并延伸至或越过互连芯片边缘，但是不桥接通道。

因为沿着N-S*道的第一切割过程202形成的通道的深度比最终的芯片厚度大，晶背研 磨过程208减薄晶片至最终的芯片厚度，并因此导致开放N-S*道和产生芯片条的阵列。在 层压过程209中，将芯片粘结薄膜应用到芯片条的阵列的背面，结果如图16A、16B所示。 (可采用晶背研磨带以保证晶背研磨过程中晶片的牢固，在这个阶段在晶片的正面上可额外 地存在晶背研磨带，图中未示出。)

芯片粘结薄膜与划片带(以及晶背研磨带，直到它被移除)一起用作在晶片倒装和安装 (阶段210)以及晶背研磨带的移除期间以支撑芯片条的阵列，并在N-S*切割过程212期间 保持芯片条的对齐。

在N-S*道上的第二晶片切割过程采用比用于第一N-S*晶片切割过程202的锯子更窄的 锯子，以便锯子的移动不影响芯片侧壁上的保形涂层。这个过程沿着这些道切割至少部分地 穿过DAF并切断接触点(如此处，接触点桥接通道的)。结果在图17A，17B中示出。接触 点不桥接通道但延伸越过锯道的，锯子可能切断接触点；另一方面，接触点不延伸越过锯道 的，锯子将不接触接触点。

沿着非互连道(此处称作“E-W道”)的晶片切割过程213切割全部地穿过(早前被减 薄的)晶片并用作将芯片分割成带上的芯片阵列。结果在图18A中示出。

随后，可扩张带并可移除分割的芯片(步骤214)。产生的分割的芯片在图18B中示出。

图3和4示出用于制造交错堆叠配置的堆叠芯片的封装的过程的两个示例。在图3的示 例中，芯片堆叠脱离支撑物而构造，然后将堆叠安装到支撑物上，并将芯片与支撑物电连接 (z-互连)。在图4的示例中，在支撑物上原位依次堆叠芯片，然后将芯片与支撑物电连接 (z-互连)。

参考图3，使用“取放”工具将例如参考图2制备的芯片堆叠成期望的堆叠配置。通过 DAF将这个示例中的每个芯片粘贴到下层芯片上。一旦完成堆叠(阶段301)，它就被安装 到支撑物的芯片安装表面上(阶段302)。支撑物在芯片安装表面提供有键合位点，且堆叠 中的芯片被定向为使得互连边缘处的接触点位于支撑物上的相应键合位点的上方并基本与 其对齐。堆叠可通过最底层的芯片上的DAF或通过单独的粘合剂粘附到衬底。在这个阶段 302之后，组件为z-互连做好准备，如下所示。

参考图4，使用“取放”工具在支撑物上原位将例如参考图2制备的芯片堆叠成期望的 堆叠配置。支撑物在芯片安装表面提供有键合位点，且堆叠中的芯片(从第一个开始)被定 向为使得互连边缘处的接触点位于支撑物上的相应键位点的上方并基本与其对齐。堆叠中的 第一(最底层)芯片可通过背面的DAF或通过单独的粘合剂粘附到衬底，且每个随后安装 的芯片都通过背面的DAF粘附到下层芯片。一旦完成堆叠(阶段401)，组件为z-互连做好 准备，如下所示。

一旦芯片堆叠为电连接(芯片-芯片和堆叠的芯片-衬底：z-互连)做好准备，点胶可固 化的导电材料(阶段303、402)以形成接触接触点并接触支撑物上的相应键合位点的互连 轨迹。

适合于z互连的导电材料包括可在流动状态应用并随后被固化以形成电接触点的材料， 取决于材料和技术，z-互连材料可在非固化或部分固化状态沉积，材料可在沉积后的中间阶 段被部分地或额外地固化，当沉积完成时材料可被完全地固化。z-互连材料是可固化材料的， 它在被沉积或者被部分地或完全地固化时可以是导电的。适合的z-互连材料可以是导电聚合 物。适合的导电聚合物包括充满颗粒形式的导电材料的聚合物，例如金属填充聚合物，包括 例如金属填充环氧树脂，金属填充热固性聚合物、金属填充热塑性聚合物或导电油墨。导电 颗粒的尺寸和形状可广泛地变动，例如它们可以是纳米颗粒或更大的颗粒。在一些实施例中， 导电材料可以是部分可固化的聚合物；可以在过程的较早阶段执行部分固化，在较晚的阶段 执行最终的固化或后固化以增强互连的强健性。

取决于芯片堆叠提供给被点胶的材料的支撑的大小，适合的材料可被选择为具有适于在 非固化状态保持它们的形状足够长的时间以至少部分地固化材料的流变属性(粘度，触变 性)。例如，z-互连跨越支撑物与芯片之间的或者芯片与间隔开叠加的芯片之间(例如，在 交错堆叠配置中)的垂直间隙的，互连材料在非固化状态必须足够坚固以保持它的形状及与 芯片上的接触点(固化焊点)的接触。适合的聚合物可具有高触变指数，通常为6.5或更高； 以及高粘度，通常为30000cps或更高。(触变指数和粘度必须不能太高以使得材料不可行或 者以致芯片边缘上的材料的入侵使得与芯片上的接触点的接触是不可能的)。z-互连的形成 可例如通过脉冲点胶过程执行，如上所述的美国专利申请12/124,097所描述的；或者例如 通过气雾喷涂过程执行，如上所述的美国专利申请12/634,598所描述的。

在z-互连材料轨迹的点胶(阶段303、402)之后，固化轨迹(阶段304、403)以完成 z-互连。可通过适于采用的特定材料的技术固化(或允许固化)材料；例如，通过加热固化 一些可固化的填充导电环氧树脂。

在z-互连的固化之后，成形或封装组件(阶段305、404)以在封装被部署用于器件中 时保护芯片堆叠、z-互连和支撑物的上表面免受环境条件(机械的、化学的)的影响。封装 可被标记以识别。典型地，堆叠芯片的阵列形成在支撑物(衬底)条上，从而通过切割穿过 支撑条分割封装。测试封装(阶段306、405)并丢弃那些未通过测试标准的封装。

图5示出根据本发明的另一个实施例的用于制备用于堆叠和z-互连的过程中的阶段。此 处，在第一晶片切割之前减薄晶片，并实施两个保形介质涂布过程。

参考图5示出多个阶段，其中一些是传统工艺步骤。在这个实施例中，在第一切割过程 511之前的晶背研磨过程507中减薄晶片。而且在这个实施例中，在第一保形涂布过程之后 和第一切割过程511之前，实施形成可固化的导电材料的焊点的过程504，并在第一切割过 程511中切断固化焊点(接触点)。

特别适合用于焊点的材料包括可在流动状态应用并随后被固化以形成电接触点的材料， 取决于材料和技术，互连材料可在非固化或部分固化状态沉积，在沉积后的中间阶段材料可 被部分地或额外地固化，当沉积完成时材料可被完全地固化。一旦完全地被固化。材料不意 欲被回流且可能不能够被回流。互连材料是可固化材料的，它在被沉积或者被部分地或完全 地固化时可以是导电的。适合的互连材料可以是导电聚合物。适合的导电聚合物包括充满颗 粒形式的导电材料的聚合物，例如金属填充聚合物，包括例如金属填充环氧树脂，金属填充 热固性聚合物、金属填充热塑性聚合物或导电油墨。导电颗粒的尺寸和形状可以广泛地变动， 例如它们可以是纳米颗粒或更大的颗粒。在一些实施例中，导电材料可以是部分可固化的聚 合物；可以在过程的较早阶段执行部分固化，在较晚的阶段执行最终的固化或后固化以增强 互连的强健性。焊点延伸越过芯片边缘(即，它们在通道上形成(并可能跨越通道))的， 适合的材料被选择为具有适于在非固化状态保持它们的形状足够长的时间以至少部分地固 化材料的流变属性(粘度、触变性)。适合使用气雾喷涂工艺的导电油墨可以是特别有益的； 在一些应用中，多组分的导电油墨可以是优选的。这种多组分的导电油墨可包括载体(可以 是或可包括可固化聚合物)和粘合剂，载体包含两个或多个不同的颗粒形式的金属组分(可 以能够在固化条件下形成导电金属互化物)，粘合剂除了其他用途外还用作从颗粒表面移除 金属氧化物。

沿着互连锯道实施第一晶片切割过程511；在本示例中，互连锯道在第一方向是平行的， 且此处为了易于参考，它们被称作N-S*锯道。这个切割过程完全穿过被减薄的晶片进入 DAF；即，这个第一切割过程形成互连芯片侧壁并在切口的底部不残留晶片材料。

保形涂布过程502覆盖晶片的正面及其上的所有特征。保形涂层通过沉积形成，例如通 过气相沉积、液相沉积或固相沉积。保形涂层的材料可包括气相、液相或B-阶段的介质材 料、粘合剂或具有限定的厚度的涂层。在一些实施例中，保形涂层的材料包括有机聚合物， 例如对二甲苯的聚合物或其衍生物，例如聚二亚甲苯聚合物，例如聚对二甲苯C、聚对二甲 苯N或聚对二甲苯A。聚对二甲苯可以是特别适合的，且可在传统的聚对二甲苯装置中形 成聚对二甲苯涂层。

在涂层中的选定位置形成开口(阶段503)，例如通过激光烧蚀。

在接触点材料的固化之后，通过在芯片焊盘的焊点中沉积可固化材料并延伸越过芯片边 缘到(并可选地超过)互连道形成接触点(阶段504)。如上所述，用于接触点的优选材料 包括可在流动状态被沉积为焊点并随后被固化以形成接触点的可固化材料。用于接触点的可 固化材料的焊点可通过多种沉积技术(例如，包括点胶和印刷)的任何一种形成。特定的沉 积技术可取决于采用的材料。通过适于所采用的特定材料的技术可固化(或允许固化)材料； 例如，通过加热固化一些可固化的填充导电环氧树脂。

沿着N-S*道的第一切割过程511切断接触点并穿过晶片进入DAF。因此，切断大致与 互连芯片边缘和互连芯片侧壁齐平的接触点。

在层压过程505早期应用芯片粘结薄膜和划片带(以及晶背研磨带，直到它被移除)， 芯片粘结薄膜用作在晶片倒装和安装(阶段509)以及晶背研磨带的移除(阶段510)期间 支撑被减薄的晶片和芯片条的阵列，并在第一N-S*切割过程511之后保持芯片条的对齐。

第二保形涂层过程512覆盖所有可用的表面(除芯片条的背面之外)，包括：接触点， 包括(存在的)被第一切割过程511切断的表面；互连芯片侧壁，在第一切口的底部的DAF； 通过早前形成穿过涂层的开口(阶段503)被暴露的表面(除被接触点覆盖的地方之外)； 以及早前被覆盖(阶段502)且随后未通过形成开口而被移除或未被额外的特征(特别地， 导电焊点)遮掩的表面。

可在选定位点处穿过第二保形介质涂层形成开口(阶段513)(并穿过早前未被移除的 任何在下面的第一保形介质涂层)。第二涂层中的这些开口暴露将与z-互连形成电连接的特 征(例如，接触点的部分表面)。

在N-S*道上的第二晶片切割过程514采用比用于第一N-S*晶片切割过程511的锯子更 窄的锯子，以便锯子的移动不影响芯片侧壁上的保形涂层。这个过程沿着这些道切割穿过 DAF膜。

可选地，可以有利地在一些阶段(例如，在开口过程513之后)采用加热处理以提供 DAF临时粘性，从而通过第二聚对二甲苯涂层改进与DAF的粘附。

而且，可选地，可以有利地沿着通道引导具有宽图像尺寸的激光能量以在接触点的顶表 面和侧表面的聚对二甲苯中形成开口，而不是仅在顶表面上形成开口。在一些实施例中，第 一聚对二甲苯涂层比第二聚对二甲苯涂层厚(例如，第一涂层可以5μm厚，例如，第二涂 层可为2.5μm厚)。实施激光过程以切割完全穿过第二聚对二甲苯涂层(例如，暴露接触点 上所期望的接触区域)；但是不切割穿过较厚的第一聚对二甲苯涂层。图像尺寸被设置用于 允许移除在与互连芯片边缘平行的适当宽度段上的聚对二甲苯，段宽度可以足够大以超过芯 片边缘进入通道，但是典型地是不足以宽到多于一半的宽度横穿通道。应理解的是，被选择 的芯片不意欲被电连接的，激光能量的传送可被中断以在段中形成断点。

接触点是包含聚合物基质中的颗粒的可固化导电材料的焊点或滴的，激光过程可移除接 触点表面的一些固化聚合物，以暴露颗粒。这可以提供更直接的接触并增加用于Z-互连材 料与接触点的电接触的表面。

沿着非互连道(此处称作“E-W道”)的晶片切割过程516切割完全穿过(早前被减薄 的)晶片并用作将芯片分割成带上的芯片阵列。

随后，可扩张带并可移除分割的芯片(阶段518)。制备出的芯片可被堆叠、z-互连和成 形/封装；产生的封装可被分割和测试，通常如结合图3和图4的任一所描述的。

在图6中示出通常结合图5(和图3或图4)所描述的方法制造的交错堆叠配置的堆叠 的芯片组件的细节的剖面图。在示出的示例中，保形介质涂层是聚对二甲苯薄膜(聚对二甲 苯1和聚对二甲苯2)，通过选择性激光烧蚀在第二聚对二甲苯薄膜(聚对二甲苯2)中形成 开口以暴露用于与侵入的z-互连材料电连接的接触点的表面区域。特别地参考图6，奇数芯 片(601、603、605、607)被示为与偶数芯片(602、604、606、608)间隔开放置。在这个 部分剖面图中示出奇数芯片的互连端，但是未显现偶数芯片的互连端。每个芯片具有在其中 形成芯片电路的正(“有源”)面。在每个芯片的正面存在与芯片焊盘(例如627)的路由连 接(例如617)。每个芯片的背面提供有芯片粘结薄膜，例如647。形成与每个芯片焊盘(例 如627)接触的接触点(例如657)；在示出的示例中，接触点是导电材料的滴。如上所述， 在芯片上形成两层聚对二甲苯，聚对二甲苯1(667)和聚对二甲苯2(677)。聚对二甲苯1 覆盖并隔离芯片的有源面及其上的路由连接，聚对二甲苯1中的开口暴露部分的芯片焊盘。 聚对二甲苯2形成在芯片的有源面上的聚对二甲苯1之上，并覆盖和隔离芯片的互连侧壁和 接触点。聚对二甲苯2中的开口(例如687)暴露用于与Z-互连697电接触的接触点的部分。 使用粘合剂622将芯片堆叠粘贴到衬底620。粘合剂622可构成典型地比在每个芯片的背面 采用的DAF(例如，大约10μm厚)厚的DAF(例如，大约20μm厚)。衬底中的电路(例 如624)与在衬底的安装表面的键合焊盘626相连接。堆叠中的芯片通过Z-互连697与衬底 电连接，Z-互连697接触键合焊盘626和被暴露的接触点657的区域。应理解的是，聚对二 甲苯2中的开口可在被选择的接触点上形成，从而未被选择的接触点将不接触Z-互连，避 免位于未被选择的接触点下面的芯片焊盘的电连接。

如上参考图7-11所述，接触点可具有多种形状。例如，接触点657的表面可比图6中 示出的更平坦，并可如图9中所示的与顶部形成更陡峭(接近直角)的交叉。

如上所述，芯片焊盘与z-互连的接触点可通过如下步骤形成：在芯片焊盘上沉积可固化 的导电材料以形成焊点，延伸越过芯片边缘；固化焊点；然后切断在芯片边缘处或在芯片边 缘的外侧的固化焊点。焊点的尺寸部分取决于焊盘的接触表面的尺寸。例如，焊盘可典型地 具有大约50μm的宽度(在与芯片边缘平行的方向)；并可具有大约20μm至大约30μm 的范围内的厚度(如垂直于芯片表面测量)。

可通过除激光烧蚀以外的多种方式中的任何一种暴露如参考图5所述的方法制备的芯 片中的接触点的表面以用于与z-互连的电连接。例如，可采用切割锯切割进入靠近芯片边缘 的接触点以形成各种配置的凹口。图7-11是示出一些这种配置的剖面图的理想化示意图。 这些图中的尺寸是典型的示例，其他形状和尺寸可以是有益的。

图7是示出通过第二聚对二甲苯涂层的激光烧蚀在接触点(图中的“点”)上形成开口 以暴露芯片边缘的稍微内侧(图中的18μm)的接触点的区域(图中的尺寸60μm)的芯片 的理想化示意图。图8是示出通过第二聚对二甲苯涂层的激光烧蚀在接触点(图中的“点”) 上形成开口以暴露在芯片边缘处的接触点的区域(图中的尺寸55μm)的芯片的理想化示意 图。如与图7中的配置的比较，图8中的配置降低z-互连材料必须在芯片上入侵以与暴露的 接触点的区域形成良好的连接的程度。

图9，10，11是示出通过从靠近芯片边缘的接触点锯开凹口以形成接触点的表面的芯片 的理想化示意图。这些配置的每个可使用锯子如切割锯通过适当地调整切割的位置(芯片边 缘的内侧)和深度而形成；或者通过使用具有不同的宽度和/或直径的锯轮而形成。例如， 在图9中，锯子被调整为(或锯子被选择为或被部署在例如多轴锯装置中)形成从芯片边缘 向内一定程度(图中的15μm)的凹口，凹口的深度为使得留下与覆盖在芯片表面上的芯片 边缘相邻的少量接触点(至图中的10μm厚度)。例如，在图10中，凹口被形成为相似的 深度，留下与覆盖在芯片表面上的芯片边缘相邻的少量接触点(至图中的10μm厚度)，但 是，此处的凹口更宽，向内延伸至更大的程度(图中的45μm)；取决于特定的锯子，可能 需要两个或多个道次(pass)的锯以提供具有这个宽度的凹口，但是典型地可使用更宽的单 个的道次的锯。例如，在图11中，可控制锯子的角度(图中的30°)以移除接触点的边缘 形成斜面；或者作为替代，可使用被设计为形成对角线切口的锯子(例如，具有角刀口或者 V-截面轮的锯子)。

例如参考图1C所描述的，一些“交错堆叠”配置中的(偶数的或奇数的)芯片的互连 侧壁可以是垂直对齐的。在其他“交错堆叠”配置中，依次覆盖的(偶数的或奇数的)芯片 相对于下面的芯片可以是水平偏置的，例如如图19A、19B中所示。这种布置可称作“金字 塔堆叠”配置。这些示例中示出的金字塔堆叠被粘贴到封装衬底的安装表面190。键合焊盘 193布置在衬底的安装表面的第一行194中，键合焊盘191布置在衬底的安装表面的第二行 192中。金字塔堆叠中的最底层(奇数的)芯片201被粘贴到衬底的安装表面，定位使得互 连侧壁覆盖在第一行194上，并使得互连边沿2072中的芯片焊盘(例如2071)基本与键合 焊盘193对齐。金字塔堆叠中的最底层偶数的芯片202被粘贴到最底层奇数的芯片上，定位 使得互连侧壁覆盖在第二行192上，并使得互连边沿2082中的键合焊盘(例如2081)基本 与键合焊盘191对齐。第二奇数的芯片203被粘贴到最底层偶数的芯片202上，且相对于最 底层奇数的芯片201水平地偏置，如“偏置_1-3”所示。类似地，第二偶数的芯片204被粘贴 到第二奇数的芯片203上，且相对于最底层偶数的芯片202水平地偏置，如“偏置_2-4”所示； 第三奇数的芯片205被粘贴到第二偶数的芯片204上，且相对于第二奇数的芯片203水平地 偏置，如“偏置_3-5”所示；第三偶数的芯片206被粘贴到第三奇数的芯片205上，且相对于 第二偶数的芯片204水平地偏置，如“偏置_4-6”所示；第四奇数的芯片207被粘贴到第三偶 数的芯片206上，且相对于第三奇数的芯片205水平地偏置，如“偏置_5-7”所示；第四偶数 的芯片208被粘贴到第四奇数的芯片207上，且相对于第三偶数的芯片206水平地偏置，如 “偏置_6-8”所示。此处示出的金字塔堆叠中的最顶层(偶数的)芯片208相对于下层(奇数 的)芯片207水平地偏移(如“退置”所示)以暴露在芯片207的互连边沿2072中的焊盘 2071的行用于电连接。

如图所示，金字塔堆叠的占地面积稍微比具有相同尺寸的芯片的交错堆叠的占地面积 大。特别地，堆叠的占地面积的长度超过芯片的长度的量是偏置(偏置_1-7和偏置_2-8)和退 置的总和。键合焊盘的行192、194以相应的距离而布置。

可选地，可在衬底的安装表面与堆叠中的最底层芯片(第一奇数的芯片)之间插入(并 粘贴)“虚拟”芯片或其他适合的垫片。可在与第二奇数的芯片的偏置方向相同的方向偏置 地定位垫片，以留下在未被覆盖的最底层芯片的互连边缘下方的键合焊盘。经验建议提供更 大的键合焊盘区域用于与Z-互连材料接触可以在该处提供更强健的连接。

与交错堆叠配置相比，金字塔堆叠配置中的偏置在Z-互连的形成期间提供改进的通向 焊盘的通道，因为金字塔堆叠不要求(或者至少即使降低要求)Z-互连材料入侵到覆盖芯片 下面以通向在下层芯片上的焊盘。

示出的示例中的偏置的程度被示为是相同的，且退置被示为比偏置大。应理解的是，附 图不是按比例的，这些特征的相对尺寸不需要遵照图示。其他布置是可考虑的。例如，退置 不需要比任何偏置大。而且，例如，偏置不需要是相同的甚至不需要近似相同。而且，例如， 偶数的芯片的偏置可以是相同的近似相同，但是与奇数的芯片的偏置不同。或者，例如，偏 置可以沿着堆叠向上渐进地增大或减少。在一些示例中，偏置可以在大约20μm至大约100 μm的范围内；在偏置大约相等的特别的示例中，它们可以是大约25μm，或大约40μm， 或大约50μm(在这种示例中，相应的“偏置_1-7”和“偏置_2-8”将是大约75μm、或大约 120μm、或大约150μm)。

在一些示例中，退置可大约与偏置的一个或多个相同，或者退置可以较大，例如大约 250μm或更大。芯片悬出的量取决于退置和偏置的程度。应理解的是，当芯片是薄的(例 如10μm或更小)时，它们可易于弯曲，且如果悬出较多，可能大幅地弯曲。这可以为退 置和偏置的程度设置实际极限。

图20A示出金字塔堆叠200的剖面图；图20B示出堆叠中的芯片和堆叠与衬底的Z-互 连的部分剖面图(如图20A中的B_L和B_R所指示的)。这个示例中示出的金字塔配置与图19A、 19B示出的相似。这个金字塔堆叠中的Z-互连的很多特征与如图6所示的交错堆叠的特征相 似，为了表述的清晰，此处不再重复一些细节。

此处，如在交错堆叠中，每个芯片具有在其中形成芯片电路的正(“有源”)面。芯片焊 盘(例如2027)位于每个芯片的正面的互连边沿。每个芯片的背面提供有芯片粘结薄膜 (DAF)，例如2047。形成与每个芯片焊盘(例如2027)接触的接触点(例如2057)；在示 出的示例中，接触点为导电材料的滴。芯片的各个表面被一层或多层聚对二甲苯覆盖或隔离。 聚对二甲苯中的开口暴露部分的芯片焊盘和部分的被选择的接触点。堆叠中的芯片通过Z- 互连2097电互连并与衬底连接，Z-互连2097接触键合焊盘(例如2092)和被暴露的接触 点2057的区域。应理解的是，开口可在被选择的接触点上形成，从而未被选择的接触点将 不接触Z-互连，避免位于未被选择的接触点下面的芯片焊盘的电连接。

在任何堆叠配置中，取决于未固化的Z-互连材料的属性，最顶层的接触点(即，堆叠 中的最顶层芯片上的接触点)处沉积的材料可能趋向于跌落至接触点的一个侧面或另一个侧 面。如果材料跌落得太远，特别地，如果材料从第一接触点朝向第二接触点(在同一芯片上) 跌落以及从第二接触点朝向第一接触点(在同一芯片上)跌落，可能产生Z-互连之间的接 触，导致电短路。因此，最顶层的芯片可以省略接触点。

其他实施例包括在权利要求中。

例如，本发明提供为任何的各种堆叠配置中的z-互连和堆叠而制备的芯片。本文描述的 接触点可被用于例如芯片不彼此间隔开的垂直对齐的或偏置的芯片堆叠中；或者，用于例如 使用垫片而不是有源芯片将芯片彼此间隔开的芯片堆叠中。

而且，例如，如上所述，接触点可由可固化的导电材料的焊点形成；或者，可替换地， 接触点可以是导电金属轨迹或敷金属，例如从芯片焊盘朝向芯片边缘延伸的金轨迹。例如， 这种金属轨迹可通过电镀或溅射形成。例如，某些适于气雾喷涂应用的Z-互连材料可使用 金轨迹形成比使用例如可固化材料的固化焊点更好的电连接。可替换地，期望在如上所述的 最顶层芯片中省略隆起物或焊点形状的接触点的，可采用金属轨迹接触点。

而且，例如，组件可包括任何期望数量的芯片。