机译:基于嵌入式内核的SoC测试的可重新配置访问包装的设计
Tanner Res. Inc., Pasadena, CA, USA;
VLSI; scheduling; system-on-chip; integrated circuit testing; design for testability; directed graphs; integrated circuit design; reconfigurable access wrappers; embedded core based SoC test; system-on-chip test; DFT; IEEE P1500 Standard; test access mechanism; TAM; scheduling problem;
机译:基于嵌入式内核的SoC测试的可重新配置访问包装的设计
机译:基于核心基于SoC测试的可重构访问包装器的设计
机译:一种用于测试基于嵌入式内核的SOC的新型可重构包装器及其关联的调度算法
机译:基于嵌入式核心SOC测试的可重构访问包装器设计
机译:在Altera MAX Plus II开发环境下,使用Verilog HDL测试基于嵌入式内核的时序电路的实现。
机译:嵌入式微卫星嵌入式空气线圈的太阳能电池板模块的设计和热建模
机译:基于嵌入式核的soC测试的可重构访问包装设计