基于IEEE1500的SoC中存储器内核内建自测试设计研究

摘要

随着半导体技术的高速发展,嵌入式存储器在SoC(System on Chip,片上系统)中所占的面积比重越来越大,这种发展趋势在今后将愈发明显。在这种情况下,对SoC中的嵌入式存储器进行高效和准确的测试成为SoC产业继续向前发展的迫切需求。　　本文以IEEE1500测试标准为基础,对SoC中嵌入式存储器内核的内建自测试进行研究。文中重点研究了基于IEEE1500标准的IP(Intellectual Property,知识产权)核测试Wrapper,对测试Wrapper的各个组成部分进行详细的研究和讨论,同时根据设计的实际需求对Wrapper的各个组成部分进行了优化设计。文章对MBIST(Memory Built-in Self-test,存储器内建自测试)控制器进行了深入的研究,为了达到测试ROM内核的目的,本文将MISR(Multi-Input Signature Register,多输入线性反馈移位寄器)合理地嵌入到MBIST控制器中,所以本文中的MBIST控制器可以分别测试SRAM和ROM两种嵌入式存储器内核,这样做即提高了测试效率,同时也大大减少了测试的硬件开销。　　本文的创新性点是:其一,设计了基于IEEE1500标准,且同时兼容SRAM和ROM核测试的MBIST系统;其二,设计了March算法测试指令自动生成系统和ROM数据特征值自动生成系统;其三,为MBIST系统添加了Avalon系统接口,搭建了基于NIOS II软核的SOPC(System-on-a-Programmable-Chip,可编程片上系统)硬件测试平台。

目录

封面

声明

中文摘要

英文摘要

缩略术语索引表

目录

第一章 绪论

§1.1 SoC中存储器内核测试研究背景及意义

§1.2 SoC中存储器内核测试的研究现状

§1.3主要研究内容及论文的组织结构

§1.4本章小结

第二章 SoC中存储器测试概述

§2.1 SoC中存储器的分类及结构

§2.2 存储器的故障模型

§2.3 March系列算法分析

§2.4 本章小结

第三章 基于IEEE 1500测试标准的SoC中存储器内建自测试

§3.1存储器内建自测试技术原理

§3.2 测试响应数据压缩分析

§3.3 IEEE1500标准概述

§3.4 SRAM/ROM测试壳结构分析与设计

§3.5 MBIST系统的总体结构设计

§3.6 MBIST控制器的设计

§3.8 本章小结

第四章 MBIST系统指令编码及测试参数自动生成系统

§4.1 MBIST系统指令编码格式设计

§4.2 MBIST系统测试指令及特征值自动生成系统设计

§4.3 本章小结

第五章 MBIST测试系统的仿真验证

§5.1 SoC中SRAM核内建自测试的仿真验证

§5.2 SoC中ROM核内建自测试的仿真验证

§5.3 MBIST系统的硬件测试平台的搭建与测试

§5.4 本章小结

第六章 结论与展望

§6.1 本文的工作总结

§6.2 未来展望

参考文献

致谢

作者在攻读硕士期间的主要研究成果

附录A MBIST控制器原理框图

附录B MBIST系统的部分代码