退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:基于嵌入式核的soC测试的可重构访问包装设计
Sandeep Koranne;
机译:基于嵌入式内核的SoC测试的可重新配置访问包装的设计
机译:基于核心基于SoC测试的可重构访问包装器的设计
机译:基于嵌入式核心SOC测试的可重构访问包装器设计
机译:在Altera MAX Plus II开发环境下,使用Verilog HDL测试基于嵌入式内核的时序电路的实现。
机译:嵌入式微卫星嵌入式空气线圈的太阳能电池板模块的设计和热建模
机译:可重配置的功耗意识型核心包装器及其在SOC测试计划中的应用
机译:支持SOC核心逻辑转换延迟故障的IEEE 1500 WRAPPER单元以及使用WRAPPER单元的测试方法
机译:支持SoC核心逻辑的转换延迟故障的IEEE 1500包装器单元以及使用该包装器单元的测试方法
机译:用于集成电路内的嵌入式核的包装单元速度路径测试的定时装置和定时方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。