机译:CARLOS:用于CMOS半定制集成电路的自动化多级逻辑设计系统
机译:基于改进的帝国竞争算法的CMOS逻辑电路自动优化设计新方法
机译:RF CMOS和BiCMOS硅锗技术中静电放电保护电路的自动化设计系统方法和策略
机译:SPLiT:一种自动化系统,用于通过多级逻辑实现来合成可靠的时序电路
机译:基于门阵列的CMOS集成电路的自动设计系统
机译:CMOS单芯片UWB系统的射频集成电路设计。
机译:基于CMOS的碳纳米管传输晶体管逻辑集成电路
机译:一种采用遗传算法和CAD工具进行多目标优化的复杂模拟和数字CMOS集成电路自动设计和实现的方法。
机译:sLaC sLC定时控制系统半定制集成电路的设计