机译:基于改进的帝国竞争算法的CMOS逻辑电路自动优化设计新方法
Evolutionary hardware; Combinational logic circuit; Imperialist Competitive Algorithm;
机译:基于改进的帝国竞争算法的CMOS逻辑电路自动优化设计新方法
机译:纳米CMOS中多米诺骨牌逻辑电路NBTI感知设计的优化方法
机译:用于纳米级CMOS的多米诺骨牌逻辑电路的NBTI感知设计的优化方法:勘误表
机译:基于自适应遗传算法的CMOS模拟电路参数优化自动化设计方法
机译:晶体管放置算法,用于CMOS / BiCMOS逻辑和接口电路的自动布局合成。
机译:为低压可穿戴传感器应用而优化的超薄印刷有机TFT CMOS逻辑电路的制造
机译:一种采用遗传算法和CAD工具进行多目标优化的复杂模拟和数字CMOS集成电路自动设计和实现的方法。