首页> 外文期刊>IEEE Design & Test of Computers Magazine >Leakage and process variation effects in current testing on future CMOS circuits
【24h】

Leakage and process variation effects in current testing on future CMOS circuits

机译:当前测试中对未来CMOS电路的泄漏和工艺变化影响

获取原文
获取原文并翻译 | 示例

摘要

Barriers to technology scaling, such as leakage and parameter variations, challenge the effectiveness of current-based test techniques. This correlative multiparameter test approach improves current testing sensitivity, exploiting dependencies of transistor and circuit leakage on operating frequency, temperature, and body bias to discriminate fast but intrinsically leaky ICs from defective ones.
机译:诸如泄漏和参数变化之类的技术扩展障碍会挑战基于电流的测试技术的有效性。这种相关的多参数测试方法提高了电流测试的灵敏度,利用了晶体管和电路泄漏对工作频率,温度和主体偏置的依赖性,从而将快速但本质上泄漏的IC与有缺陷的IC区别开来。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号