基于0.25μm CMOS工艺的1.25Gb/s1:10分接器设计

夏昊天; 王志功

首页> 中文期刊> 《电子器件》 >基于0.25μm CMOS工艺的1.25Gb/s1:10分接器设计

基于0.25μm CMOS工艺的1.25Gb/s1:10分接器设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

介绍一种用于千兆以太网的1.25 Gb/s分接器电路.该电路实现了1路1.25 Gb/s高速差分数据到10路125 Mb/s低速并行单端数据的分接功能.电路采用树型分接器结构进行设计,包含一个高速1:2分接器电路和两个低速1:5分接器电路.芯片采用台湾TSMC的0.25 μm混合信号标准CMOS工艺进行设计,后仿真结果表明,所设计电路完全达到了千兆以太网的系统要求,可以工作在1.25 Gb/s的数据速率上.

著录项

来源
《电子器件》 |2006年第1期|25-28|共4页
作者
夏昊天; 王志功;
展开▼
作者单位

东南大学射频与光电集成电路研究所,南京,210096;

东南大学射频与光电集成电路研究所,南京,210096;

展开▼
原文格式 PDF
正文语种 chi
中图分类半导体混合集成电路;通信网;
关键词
千兆以太网; 分接器; PMA层; 1:2分接电路; 1:5分接电路; SCFL逻辑; Comma检测;

相似文献

中文文献
外文文献
专利

1. 10Gb/s0.25m CMOS1∶4键合分接器 [J] . 王贵 ,王志功 ,朱恩 . 固体电子学研究与进展 . 2006,第3期
2. 采用0.25μmCMOS工艺、适用于LVDS驱动器的高性能多相时钟生成器的设计 [J] . 陈钰 ,洪志良 ,朱江 . 半导体学报：英文版 . 2001,第8期
3. 一种基于0.25μm CMOS工艺的锁相环电路设计 [J] . 敖明盛 . 中国集成电路 . 2007,第002期
4. 基于0.25μm MS/RF CMOS工艺的光电单片集成接收机设计(英文) [J] . 陈弘达 ,高鹏 ,毛陆虹 . 半导体学报：英文版 . 2006,第2期
5. 低功耗0.18μm 10 Gbit/s CMOS1∶4分接器设计 [J] . 潘敏 ,冯军 . 东南大学学报（自然科学版） . 2013,第002期
6. 一种基于0.25um CMOS工艺的锁相环电路设计 [C] . 敖明盛 . 第九届北京学术交流月集成电路设计及其应用国际研讨会 . 2006
7. 0.13μm CMOS工艺的30GHz(Gb/s)以上的四分频器和1∶2分接器的设计 [A] . 沈炎俊 . 2010

基于0.25μm CMOS工艺的1.25Gb/s1:10分接器设计

摘要

著录项

相似文献

相关主题

期刊订阅