首页> 中文期刊> 《中国集成电路》 >一种基于0.25μm CMOS工艺的锁相环电路设计

一种基于0.25μm CMOS工艺的锁相环电路设计

         

摘要

锁相环在很多领域都得到了广泛应用.本文给出了一款全芯片集成锁相环电路设计,其工作输出频率范围在50M到150M之间,抖动在1 50ps以内,工作电压为2.5伏,该芯片采用了0.25μm CM0S工艺.本文主要阐述全芯片集成锁相环的设计方法,以及对各个参数的折衷设计考虑,最后给出了一些仿真结果和电路物理版图.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号