一种基于CMOS工艺的电荷泵锁相环芯片的设计

摘要

实现一个电源电压为5 V时捕捉范围为41～110 MHz,为3 V时捕捉范围为25～58 MHz的电荷泵锁相环(CPPLL).给出了系统设计组成各部分的门级或者晶体管级原理图与分析设计,重点在VCO部分的参数设计以及环路滤波器的参数设计.采用0.5μm标准CMOS工艺,Cadence Spectre软件仿真证明,该系统具有良好的线性特性和捕捉时域特性.