集成抗ESD SOI nLDMOS器件研究

摘要

随着3G时代的到来，移动通信技术已逐渐演变成社会发展和进步必不可少的工具，如何提高通信系统的稳定性成为了人们关注的焦点。作为射频电路的基础，LDMOS器件在功率放大器中有着广泛的使用，其性能好坏直接影响着整个电路的工作状态。
　　 传统的LDMOS器件制作在体硅材料上，其寄生输出电容和泄漏电流都比较大，会直接影响器件的工作速度和功耗。随着绝缘层上硅(SOI)制备技术的不断成熟，SOI LDMOS器件凭借其速度快，功耗低，隔离效果好的优势，已逐渐取代了传统的体硅LDMOS器件。目前，SOI技术已经成为了制备射频功率半导体集成电路的主流技术之一。研究表明，和相同条件下的体硅器件相比，SOI器件的速度可提高30％以上，功耗可下降60％以上。作为大功率器件，要求SOI LDMOS有较大的击穿电压、较高的电流密度和自身静电放电(ESD)保护性能，所以设计出满足要求，与CMOS工艺相兼容、低成本的SOI LDMOS器件具有重要意义。
　　 本文概述了近几年来国内外SOI LDMOS器件的研究和进展，根据无线通信用射频功率放大电路的应用要求确定了器件的一系列技术指标，比较横向沟道和纵向沟道这两种基本结构的差异，并选择后者作为研究对象。接着，分析了器件的导通机理，结终端技术以及RESURF原理；对纵向沟道器件结构建立数学模型，确定边界条件，求解泊松方程，估算相关工艺参数的理论值，包括漂移区长度和浓度，沟道长度，埋氧厚度等。然后设计了器件工艺流程，并使用SILVACO TCAD软件开展了器件的工艺仿真和器件的电学特性仿真，包括器件的制作工艺过程，器件的输出特性、转移特性和频率特性，在验证理论值的同时对相关参数进行优化和折衷，直到满足技术指标，最后提取器件的工艺特性参数和电气特性参数。接下来提出了其抗ESD结构的设计方案，并用SILNACO TCAD软件仿真验证了方案的可行性，提取了在2000V ESD电压作用下器件的等效电路模型。最后，根据λ设计规则完成了器件的版图绘制。
　　 仿真结果表明本设计达到或超过技术指标，这说明我们的器件模型，工艺设计参数都是可行的，其研究结果可以供IC代工厂生产参考。

目录

文摘

英文文摘

第一章.绪论

1.1 课题的背景和研究意义

1.2 SOI技术简介

1.2.1 SOI材料发展历史

1.2.2 SOI技术优势

1.2.3 SOI技术存在的问题

1.3 SOI LDMOS国内外研究现状与进展

1.4 本论文的主要工作

第二章.SOI LDMOS器件理论研究

2.1 基本结构和工作原理

2.2 纵向沟道结构和工作原理

2.3 工作区域

2.4 主要参数

2.5 场板原理

2.6 RESURF原理

第三章.SOI LDMOS器件结构建模

3.1 SOI RESURF结构漂移区解析模型

3.1.1 漂移区均匀掺杂

3.1.2 漂移区分区掺杂

3.2 通态电阻解析模型

3.2.1 沟道电阻

3.2.2 扩展电阻

3.2.3 低掺杂漂移区调制电阻

3.2.4 缓冲区电阻

3.3 短沟道阈值电压模型

3.4 器件参数估算

3.4.1 p阱区最大浓度估算

3.4.2 漂移区参数估算

3.4.3 总结

第四章.SOI LDMOS器件工艺流程设计

4.1 TCAD ATHENA简介

4.2 器件工艺模拟

4.3 结果讨论与改进

第五章.SOI LDMOS器件特性仿真与优化

5.1 TCAD ATLAS简介

5.2 直流特性

5.2.1 阈值电压

5.2.2 正向阻断特性

5.2.3 输出特性

5.3 截止频率

第六章.抗ESD结构设计

6.1 ESD概述

6.1.1 静电的产生

6.1.2 静电放电原理

6.1.3 静电放电模型

6.2 抗ESD结构设计方案

6.3 初步设计与仿真

6.4 工艺和结构改进

6.5 电路模型提取

6.6 仿真结果与讨论

第七章.版图设计

7.1 器件单元版图绘制

7.1.1 版图层次定义

7.1.2 设计要点

7.1.3 设计结果

7.2 布局布线

7.3 器件单元后仿真

第八章 总结与展望

8.1 总结

8.2 展望

致谢

参考文献

附 录