100V级功率器件及其栅电荷研究

摘要

在低耐压(＜150V)和高频率应用领域，在满足高功率的情况下，低的栅漏电荷可以提高器件的开关速度。因此高功率和高频率成为功率半导体器件的发展方向。高功率要求器件具有高击穿电压(Breakdown Voltage，BV)，同时具有低比导通电阻(Specific On-Resistance，Ron，sp)。但是由于“硅极限”——耐压随比导成指数增长，限制高功率器件的发展。对于在低压器件应用领域，器件的栅漏电荷(Specific Charge between Gate and Drain，QGD,sp)增加，降低器件开关速度，限制功率器件高频率的发展。本文通过研究功率器件耐压模型和栅电荷理论，合理设计器件的结构，使器件同时满足高耐压，低比导和低栅漏电荷的要求。提出具有梯形栅双槽型TGDT LDMOS器件和具有分离栅双纵向场板SG DVFP LDMOS新结构。并通过仿真软件进行数值模拟仿真和机理研究，并设计新结构的工艺流程和版图制作方案。 (1)提出TGDT LDMOS(Double Trenches LDMOS with Trapezoidal Gate)器件，该结构特点是由于在漂移区中引入两个介质槽，相当于两个体内场板，调制器件的体内电场，提高器件的击穿电压;还有辅助耗尽漂移区，降低器件的比导通电阻的作用。使器件具有较大功率优值FOM1。根据降低栅电荷方法中的厚栅氧技术，使用梯形栅结构降低栅漏电荷QGD，sp来降低器件的损耗优值FOM2。因此，TGDT LDMOS的功率优值FOM1相对于常规梯形栅TG LDMOS和梯形栅单槽型TGST LDMOS分别提高108.8％和56.6％。TGDT LDMOS相对于矩形栅双槽型RGDT LDMOS栅漏电荷降低42.5％，损耗优值FOM2降低34.2％。 (2)提出SG DVFP LDMOS(Split Gate LDMOS with Double Vertical Field Plates)器件。SG DVFP LDMOS的第一个特点是引入渐变栅氧的分离栅结构，利用厚的栅氧化层降低器件的栅漏电荷QGD。SG DVFP LDMOS的第二个特点是在介质槽内引入双场板结构和重掺杂P条，可以优化器件体内电场和辅助耗尽漂移区，不仅提高器件的击穿电压，而且降低器件的比导通电阻。源场板减小栅漏电极接触面积，进一步降低器件的栅漏电荷QGD,sp。对比常规结构，新结构SG DVFP LDMOS的功率优值FOM1分别提高125％和88.1％，损耗优值FOM2降低16.9％和37.2％。 (3)在满足现有工艺技术条件下，对所提出的TGDT LDMOS和SG DVFP LDMOS两种新结构的工艺制作流程。最后根据版图设计规则进行了两种新结构的版图设计。

目录

声明

摘要

第一章绪论

1．1 100 V级功率器件及其栅电荷研究背景和意义

1．2 SOI LDMOS器件概述

1．3本文内容及工作安排

第二章100 V级功率器件耐压及栅电荷理论

2．1 100 V级功率器件耐压理论

2．2．1槽型技术

2．2．2场板技术

2．2常规分离栅SG SOI TLDMOS耐压模型

2．3 100 V级功率器件栅电荷理论

2．4本章小结

第三章TGDT LDMOS新结构研究

3．1 TGDT LDMOS器件结构与机理

3．1．1结构特点

3．1．2耐压机理

3．2．1关态特性

3．2．2开态特性

3．3 TGDT LDMOS结构参数对器件特性的影响

3．4 TGDT LDMOS结构栅电荷研究

3．5 TGDT LDMOS结构工艺设计方案与版图设计

3．5．1工艺设计方案

3．5．2版图设计

3．6本章小结

第四章SG DVFP LDMOS新结构研究

4．1 SG DVFP LDMOS器件结构与耐压机理

4．1．1结构特点

4．1．2耐压机理

4．2 SG DVFP LDMOS结构关态与开态特性

4．2．1截止状态特性

4．2．2导通状态特性

4．3 TG DVFP LDMOS结构参数优化

4．4 SG DVFP LDMOS结构栅电荷研究

4．5 SG DVFP LDMOS结构工艺流程设计方案

4．5．1工艺制备方案

4．5．2版图设计

4．6本章小结

结论

参考文献

致谢

附录