Ge MOS器件阈值电压模型及ZrLaON栅介质研究

摘要

随着集成电路的发展，MOS器件持续等比缩小，Si基MOS器件已经逐渐接近其物理极限，而Ge材料由于比Si具有更高的电子和空穴迁移率，成为了非常具有应用前景的衬底材料，其MOS器件受到了国内外研究者的广泛关注。目前阻碍Ge基MOSFET进入实际应用的关键问题之一是Ge衬底与高k栅介质之间的界面质量。本论文从理论和实验方面开展了Ge MOS器件的相关研究工作。理论方面，建立了考虑边缘电容效应的叠层高k栅介质全耗尽GeOI pMOSFET的阈值电压模型；实验方面，围绕Zr基二元氮氧化物高k栅介质以及NH3等离子体处理对器件界面特性和电学特性的改善作用展开研究。 理论方面，通过求解二维泊松方程，并考虑栅电极对源漏区产生的边缘电容，得到了考虑短沟道效应和边缘场效应的叠层高k栅介质GeOI pMOSFET的阈值电压模型，模型计算结果与实验数据呈现较好的吻合。模拟结果表明，减小漏源电压、降低介电常数（EOT不变）、减薄沟道厚度等均可以抑制器件的边缘场效应；增加界面钝化层、减薄沟道厚度和提高沟道掺杂浓度可以抑制小尺寸器件的短沟道效应。 实验方面：（1）制备了ZrON、ZrTaON、ZrAlON和ZrLaON分别作为高k栅介质的Ge MOS电容，分析了ZrON中掺不同元素对Ge MOS界面特性和电学特性的影响。实验结果表明，Ta、Al、La的掺入均可以抑制界面处GeOx的生成，改善界面质量，其中La的掺入获得了最优的界面特性和电学性能：低的界面态密度Dit（2.08×1012eV-1cm-2）、小的频率色散和低的栅极漏电流密度Jg（2.85×10-4A/cm2@Vg=Vfb+1V）。（2）在(1)的基础上，制备了不同La含量的ZrLaON/Ge MOS电容，进一步分析了La含量对ZrLaON/Ge界面的影响，并研究了NH3等离子体处理对高k栅介质/Ge界面特性的改善作用。实验结果表明，适量La的掺入可以减小ZrLaON栅介质薄膜的粗糙度，有效改善器件的界面质量和电特性；过量La的掺入反而会增加栅介质薄膜的粗糙度，恶化器件性能。另一方面，通过NH3等离子体进行表面处理，可提高介质的k值，降低等效氧化物电荷密度、界面态密度以及栅极漏电，进一步减少界面缺陷，改善Ge MOS器件的界面质量和电学特性。

目录

第一个书签之前