机译:具有x512b堆叠DRAM的40 nm 222 mW H.264全高清解码,25个电源域,14核应用处理器
机译:集成了12.8 GB / s TSV宽I / O DRAM的3-D SoC中的设计挑战
机译:内置3D堆叠式宽I / O DRAM的自检设计
机译:具有片上DRAM堆栈的H.264应用的3D SoC设计
机译:DRAM / eDRAM和3D-DRAM的省电方法,利用工艺变化,温度变化,设备降级和内存访问工作负载变化,以及使用具有服务质量的3D-DRAM的创新的异构存储管理方法。
机译:用于低延迟和低功耗3D堆叠DRAM的DRAM中缓存管理
机译:用于移动应用的3D堆叠DRam的系统级功率/性能评估