...
机译:集成了12.8 GB / s TSV宽I / O DRAM的3-D SoC中的设计挑战
Renesas System Design Corporation, Tokyo, Japan;
Renesas System Design Corporation, Tokyo, Japan;
Renesas System Design Corporation, Tokyo, Japan;
Renesas System Design Corporation, Tokyo, Japan;
Renesas Electronics Corporation, Tokyo, Japan;
Random access memory; Electrostatic discharges; Capacitance; Switches; Delays; Monitoring; Stacking;
机译:使用基于TSV的堆栈的具有4128个I / O的1.2 V 12.8 GB / s 2 Gb移动宽带I / O DRAM
机译:带有叠前TSV测试电路和1GHz全数字噪声监控器的12.8GB / s宽IO DRAM控制器的简化测试
机译:带有叠前TSV测试电路和1GHz全数字噪声监控器的12.8GB / s宽IO DRAM控制器的简化测试
机译:使用基于TSV的堆栈的具有4×128 I / O的1.2V 12.8GB / s 2Gb移动宽带I / O DRAM
机译:基于TSV的3D处理器内存堆栈中的功率分配。
机译:一项关于儿童癌症幸存者的生殖功能卵巢储备和更年期提前风险的全国性研究:设计和方法挑战
机译:支持基于TSV的电力传递网络的电迁移效应的特征和缓解,使能3D堆叠DRAM