机译:低压薄氧化物CMOS技术中带有耐压电源轨ESD钳位电路的混合电压I / O接口的ESD保护设计概述
机译:具有衬底触发电路的混合电压I / O缓冲器的ESD保护设计
机译:具有衬底触发电路的混合电压I / O缓冲器的ESD保护设计
机译:四分之一微米CMOS工艺中采用衬底触发技术的混合电压I / O电路的ESD保护设计
机译:CMOS技术中的宽带射频集成电路的设计和ESD保护。
机译:具有嵌入式PMOSFET的鲁棒和锁定的免疫LVTSCR器件用于28 nm CMOS过程中的ESD保护
机译:亚四分之一微米CmOs工艺中基板触发技术的混合电压I / O电路的EsD保护设计
机译:耐辐射电路采用2个商用0.25(微)CmOs工艺设计