首页> 外文会议> >ESD protection design for mixed-voltage I/O circuit with substrate-triggered technique in sub-quarter-micron CMOS process

【24h】

ESD protection design for mixed-voltage I/O circuit with substrate-triggered technique in sub-quarter-micron CMOS process

机译：四分之一微米CMOS工艺中采用衬底触发技术的混合电压I / O电路的ESD保护设计

获取原文

页面导航

著录项
相似文献
相关主题

著录项

来源
《》|2002年|P.331-336|共6页
会议地点
作者
Ming-Dou Ker; Chien-Hui Chuang; Kuo-Chun Hsu;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类无线电电子学、电信技术;
关键词

相似文献

外文文献
中文文献
专利

1. Overview on ESD protection design for mixed-voltage I/O interfaces with high-voltage-tolerant power-rail ESD clamp circuits in low-voltage thin-oxide CMOS technology [J] . Ming-Dou Ker, Wei-Jen Chang Microelectronics & Reliability . 2007,第1期

机译：低压薄氧化物CMOS技术中带有耐压电源轨ESD钳位电路的混合电压I / O接口的ESD保护设计概述
2. ESD protection design for mixed-voltage I/O buffer with substrate-triggered circuit [J] . Ming-Dou Ker, Hsin-Chyh Hsu IEEE transactions on circuits and systems . I , Regular papers . 2005,第1期

机译：具有衬底触发电路的混合电压I / O缓冲器的ESD保护设计
3. ESD Protection Design for Mixed-Voltage I/O Buffer With Substrate-Triggered Circuit [J] . Ming-Dou Ker, Hsin-Chyh Hsu IEEE Transactions on Circuits and Systems. 1, Fundamental Theory and Applications . 2005,第1期

机译：具有衬底触发电路的混合电压I / O缓冲器的ESD保护设计
4. ESD protection design for mixed-voltage I/O circuit with substrate-triggered technique in sub-quarter-micron CMOS process [C] . Ming-Dou Ker, Chien-Hui Chuang, Kuo-Chun Hsu, . 2002

机译：四分之一微米CMOS工艺中采用衬底触发技术的混合电压I / O电路的ESD保护设计
5. Design and ESD protection of wideband, radio frequency integrated circuits in CMOS technologies. [D] . Bhatia, Karan Singh. 2008

机译：CMOS技术中的宽带射频集成电路的设计和ESD保护。
6. Robust and Latch-Up-Immune LVTSCR Device with an Embedded PMOSFET for ESD Protection in a 28-nm CMOS Process [O] . Ruibo Chen, Hongxia Liu, Wenqiang Song, 2020

机译：具有嵌入式PMOSFET的鲁棒和锁定的免疫LVTSCR器件用于28 nm CMOS过程中的ESD保护
7. ESD Protection Design for Mixed-Voltage I/O Circuit with Substrate-Triggered Technique in Sub-Quarter-Micron CMOS Process [O] . Ming-dou Ker, Chien-hui Chuang, Kuo-chun Hsu, 2015

机译：亚四分之一微米CmOs工艺中基板触发技术的混合电压I / O电路的EsD保护设计
8. Radiation Tolerant Circuits Designed in 2 Commercial 0.25(micro) CMOS Processes [R] . Mekkaoui, A., Hoff, J., Christian, D. C., 2001

机译：耐辐射电路采用2个商用0.25（微）CmOs工艺设计

ESD protection design for mixed-voltage I/O circuit with substrate-triggered technique in sub-quarter-micron CMOS process

著录项

相似文献

相关主题

期刊订阅