CMOS integrated circuits; electromagnetic shielding; 0.35 micron; CMOS test fixture; grounded polysilicon shield plane; metal-shielded test fixture; parallel parasitic signal lead capacitance; parasitic components; polyshielded test fixture; polysilicon-based tes;
机译:基于晶圆屏蔽的测试夹具布局的优化
机译:晶圆上基于屏蔽的测试夹具的简单噪声去嵌入技术
机译:绝缘硅基(SOI)基底上的屏蔽和常规晶圆上测试夹具正向耦合的比较
机译:基于屏蔽基 - 晶圆CMOS测试夹具采用多晶硅屏蔽平面
机译:完全集成的发射机,用于晶片上无线测试。
机译:具有压阻转导的自上而下的CMOS-NEMS多晶硅纳米线
机译:接地屏蔽测量技术,用于RF CMOS器件的晶圆上准确表征