Delft University of Technology, Faculty of EE, Mathematics and CS, Mekelweg 4, 2628 CD, The Netherlandsc;
3D integration; cost modeling; test cost; test flows;
机译:考虑键合失败的3D堆叠IC的优化中键合顺序
机译:考虑键合失败的3D堆叠IC的优化中键合顺序
机译:测试对晶片对晶片3D堆叠式IC总成本的影响
机译:中键测试在3D堆叠IC中的影响
机译:基于TSV的3D堆叠式IC的测试设计和测试优化技术。
机译:晶圆级底部填充对热循环测试过程中超薄芯片堆叠式3D-IC组件微凸点可靠性的影响
机译:测试对晶片对晶片3D堆叠式IC总成本的影响
机译:用于堆叠源测试的光学粒度监视器和级联撞击器的比较