Test Impact on the Overall Die-to-Wafer 3D Stacked IC Cost

机译：测试对晶片对晶片3D堆叠式IC总成本的影响

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Test Impact on the Overall Die-to-Wafer 3D Stacked IC Cost [J] . Mottaqiallah Taouil, Said Hamdioui, Kees Beenakker, Journal of Electronic Testing: Theory and Applications: Theory and Applications . 2012,第1期

机译：测试对晶片对晶片3D堆叠式IC总成本的影响
2. Test Impact on the Overall Die-to-Wafer 3D Stacked IC Cost [J] . Mottaqiallah Taouil, Said Hamdioui, Kees Beenakker, Journal of Electronic Testing . 2012,第1期

机译：测试对晶片对晶片3D堆叠式IC总成本的影响
3. Multicast-Based Testing and Thermal-Aware Test Scheduling for 3D ICs with a Stacked Network-on-Chip [J] . Dong Xiang, Krishnendu Chakrabarty, Hideo Fujiwara IEEE Transactions on Computers . 2016,第9期

机译：具有堆叠式片上网络的3D IC的基于组播的测试和热感知测试计划
4. Stacking order impact on overall 3D die-to-wafer Stacked-IC cost [C] . Taouil Mottaqiallah, Hamdioui Said 2011 14th IEEE Symposium on design and Diagnostics of Electronic Circuits and Systems . 2011

机译：堆叠顺序对整体3D芯片对晶圆堆叠IC成本的影响
5. Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs. [D] . Noia, Brandon. 2014

机译：基于TSV的3D堆叠式IC的测试设计和测试优化技术。
6. Effect of Wafer Level Underfill on the Microbump Reliability of Ultrathin-Chip Stacking Type 3D-IC Assembly during Thermal Cycling Tests [O] . Chang-Chun Lee 2017

机译：晶圆级底部填充对热循环测试过程中超薄芯片堆叠式3D-IC组件微凸点可靠性的影响
7. Test impact on the overall die-to-wafer 3D stacked IC cost [O] . Taouil, M., Hamdioui, S., Beenakker, K., 2011

机译：测试对整体晶片对晶片3D堆叠IC成本的影响

Test Impact on the Overall Die-to-Wafer 3D Stacked IC Cost

著录项

引文网络

相似文献

相关主题

期刊订阅