视频编解码器

摘要： 实时视频传输需要大量带宽,传输带宽在当今几乎所有的应用中都是有限资源。视频压缩通过去除数据冗余来降低比特率,从而减少传输带宽,但同时也要求比特率降低后人类视觉系统(HVS)无法察觉出画面差异。对比已有的视频压缩编码技术,有效且处于领先地位的视频编解码器都实现了最大压缩效率并具备广泛兼容性,但这种通用方案并不完美。受处理能力、内存、带宽等限制,技术标准通常围绕可在硬件视频解码芯片上实现的内容而设计。早在1994年MPEG-2就迎合当时的芯片设计,九年后的AVC/H.264(高级视频编码)以及再后来的HEVC/H.265(高效视频编码)均是如此。

摘要： Imagination Technologies与Chips&Media宣布了一项全新的合作,它将为全球客户带来图形处理器(GPU)和视频编解码器(CODEC)领域内行业最佳的半导体知识产权(IP)解决方案。两家合作伙伴分别是图形处理技术和视频领域内的领导者,结盟合作将打造出经过测试的整合了Imagination的GPU IP和Chips&Media视频编解码器IP的解决方案,这种整合方案可以协同运作带来系统级效益,包括一系列压缩技术,如Imagination杰出的PVRIC无损压缩。

摘要： Imagination与Chips＆Media宣布了一项全新的合作,它将为全球客户带来图形处理器（GPU）和视频编解码器（CODEC）领域内行业最佳的半导体知识产权（IP）解决方案.

摘要： 针对H.264视频编解码标准复杂度高、运算量大的缺点,基于统一计算设备架构平台设计并实现CPU+GPU异构并行H.264解码器,利用GPU的并行计算能力和CPU的逻辑控制优势加快运行速度,提高解码性能.实验结果表明,与FFmpege中传统的串行解码器相比,利用GPU加速的H.264并行解码器能获得2倍～7倍的性能提升,各并行单独模块也可实现5倍～l1倍的加速.

摘要： According to the demand of improving image resolution in the embedded video equipment, combined with H.264 video compression technology and embedded technology, an embedded high-definition video codec based on ethernet was designed with Huawei Hisilicon multimedia processor as core chip in hardware platform; in the Linux development environment, C language is used to write the software of the high definition codec. Based on the H.264 intra-frame prediction algorithm, an optimization algorithm of H.264 intra-frame prediction is put forward. The result shows that this high-definition video codec can reduce the complexity of the intra-frame prediction without significantly reduced under the premise of image quality, and finally improve the effectiveness of video coding in real time. An embedded ethernet-based HD video codec test platform is built and debugging and the experiment are carried out, the results show that the video codec has a good way to implement of encoding and decoding with HD video and also transmission and broadcasting.%针对提高嵌入式视频设备图像清晰度的需求，结合H.264视频压缩技术和嵌入式技术研制了一种高清视频编解码器，提出了基于以太网的嵌入式高清视频编解码器的设计方案，以Hi3517和Hi3531为核心，设计了高清视频编解码器的硬件；在Linux开发环境下采用C语言编写了高清视频编解码器的软件；研究了H.264帧内预测算法，提出了一种针对本文中视频编解码器的H.264帧内预测优化算法.结果表明，该高清视频编解码器在没有明显降低图像质量的前提下，显著减少了帧内预测算法的复杂度，提高了视频编码的有效性和实时性.搭建了基于以太网的嵌入式高清视频编解码器的测试平台，并且进行了调试与实验.实验结果表明，该高清视频编解码器可以实时地完成对高清视频的采集、编码、传输、解码和播放.

摘要： 随着手机和其他电池供电的手持设备的兴起，市场对低功耗产品和设备的需求直线上升。与1969年NASA将两名字航员送上月球时相比，现今智能下机的计算能力已超过当时NASA的整体计算能力。

摘要： 日前，Chips＆Media公司宣布锐迪科微电子在其新量产的SoC设计上集成了Chips＆Media的高清多标准编解码核心。 锐迪科微电子采用Chips＆Media的视频核心以实现出众的视频功能和最高的性能，并用于其针对数字消费电子应用，包括数字电视和移动AP下一代SoC设计中。其首个包含Chips＆Media视频编解码器IP的移动AP芯片RDA8810／8811系列已经出货给终端客户，而且将会有更多的DTV／移动AP产品搭载Chips＆Media尖端的视频编解码技术在市场上推出。

摘要： 博通（Broadcom）公司日前宣布推出两款新型卫星电视机顶盒（STB）入门级单芯片解决方案。BCM7364和BCM7399卫星直播芯片采用了先进的高效视频编解码器（HEVC）标准，以便协助卫星运营商利用现有网络基础设施为更多用户提供更多的高清频道。

摘要： 简要介绍了POE技术的原理及应用，然后根据视频信号传输的制式的不同，对目前视频监控系统做了分类并分别对其特点进行了简要介绍。提出了一种基于POE技术的船用网络视频监控系统的硬件设计方案。该方案按功能将整个网络视频监控系统划分成三大部分，并对各部分的组成及设计原理进行了详细阐述，最后对该视频监控系统的主要特点及其在后期的推广应用作了相应的评估。%The principle and application of the POE technology are introduced in this paper. The available video surveillance systems are classified and their characteristics are briefly introduced. according to the different types of video signal transmission, and then proposed a design method of hardware in marine network video surveillance system based on POE technology, which divided the system into three parts by the functions, and elaborated the composition and design principles of each part. Finally, the paper offered an assessment of main features of the video surveillance system and its promotion and application in the future.

摘要： 针对传统模拟有线监控系统存在的不足,联网视频流媒体发布系统主要依托各路段公司监控系统矩阵、编解码器等已有设备,从视频矩阵、解码器等视频旁路输出方式,采用4路视频编解码器进行编码上传,使监控中心可以任意查看路段各个监控资源,从而以分布式的结构实现集团监控中心的集中管理。

摘要： 本文针对VIP6921A视频编解码器工作原理进行分析,结合VIP6921A视频编解码器在工作过程中出现的异常情况,对VIP6921A视频编解码器出现的问题提出相应的解决方案,并依据此问题提出了合理可靠的工作流程方案.

摘要： 本文以低码率视频编解码器中具有代表性的ITU-TH.263建议为平台,采用小波变换替代了H.263视频编解码器中的DCT,并将小波变换系数的特点与人眼视觉系统的特性相结合,设计了新的量化策略.实验结果表明,本文设计的视频编解码器在高压缩比的情况下,其重构图象比传统的基于DCT变换的H.263视频编解码器的重构图象具有更高的信噪比和更好的主观视觉效果.

摘要： 随着电子技术、嵌入式技术的快速发展,基于嵌入式的视频监控系统性在各个领域得到了广泛应用。在嵌入式视频监控系统中,视频压缩又是一个十分重要的环节。尤其在网络传输带宽有限的时候,不能满足通过网络进行实时传输的要求。本文在嵌入式ARM9微处理器与我国视频压缩自主标准AVS-M相结合的基础上,介绍了实现AVS-M编解码的软件设计流程,并根据嵌入式处理器与嵌入式Linux操作系统的特点,对程序进行了优化。不仅能满足实时性的要求,而且解决了传统嵌入式监控系统采用纯硬件或者专用芯片实现压缩而存在着成本,功耗,体积等问题。

摘要： 介绍了一种用于视频编解码系统芯片、工作频率为200MHz的DDRSDRAM控制器设计。在对存储器时序分析的基础上得到控制器的结构设计方案,解决了由于时序要求带来的制造困难,并根据视频编解码芯片数据存取特点,提出了一种高存取效率的存取策略。仿真结果表明,该控制器满足设计要求。

摘要： H.264/AVC是目前最新的视频编码标准,与其他视频编码标准相比,它具有更高的压缩效率且更适合应用于视频的网络传输.本文给出了一个面向H.264/AVC编解码器的网络传输仿真系统.在该仿真系统中,我们利用socket的阻塞机制以及NS-2仿真软件自身的特点模拟了一个实时的视频传输环境。

摘要： 基于块的混合编码是H.261、H.263、H.264、JPEG、MPEG的基本编码方案,然而在量化系数比较大的情况下会产生明显的方块效应.对H.263+中的针对DCT变换的去方块滤波器和H.264中针对整数变换的去方块滤波器进行分析、比较并实现.结果表明,该滤波器对解码图像质量有明显的改善.

摘要： 为满足仿真系统对高分辨率和良好沉浸性的无缝宽视场的需求,同时跳出目前市场上基于工控机的设计思路,设计基于DSP的多通道视频融合处理系统。文章从硬件和软件两部分对系统进行了介绍。首先介绍了系统的硬件设计结构,结合系统需求对硬件部分的媒体处理器、视频编码器和解码器等关键器件进行了详细介绍,提出了一些适应系统需要的设计方案。在软件部分首先对系统融合处理的算法基础进行了详细阐述,介绍了融合函数的选取原则并给出在该原则下所选择的融合处理函数,函数中也考虑了伽玛校正的因素。随后给出了在评估板上进行融合处理的软件流程和处理效果。

摘要： 为满足仿真系统对高分辨率和良好沉浸性的无缝宽视场的需求,同时跳出目前市场上基于工控机的设计思路,设计基于DSP的多通道视频融合处理系统。文章从硬件和软件两部分对系统进行了介绍。首先介绍了系统的硬件设计结构,结合系统需求对硬件部分的媒体处理器、视频编码器和解码器等关键器件进行了详细介绍,提出了一些适应系统需要的设计方案。在软件部分首先对系统融合处理的算法基础进行了详细阐述,介绍了融合函数的选取原则并给出在该原则下所选择的融合处理函数,函数中也考虑了伽玛校正的因素。随后给出了在评估板上进行融合处理的软件流程和处理效果。

摘要： 为满足仿真系统对高分辨率和良好沉浸性的无缝宽视场的需求,同时跳出目前市场上基于工控机的设计思路,设计基于DSP的多通道视频融合处理系统。文章从硬件和软件两部分对系统进行了介绍。首先介绍了系统的硬件设计结构,结合系统需求对硬件部分的媒体处理器、视频编码器和解码器等关键器件进行了详细介绍,提出了一些适应系统需要的设计方案。在软件部分首先对系统融合处理的算法基础进行了详细阐述,介绍了融合函数的选取原则并给出在该原则下所选择的融合处理函数,函数中也考虑了伽玛校正的因素。随后给出了在评估板上进行融合处理的软件流程和处理效果。

摘要： 为满足仿真系统对高分辨率和良好沉浸性的无缝宽视场的需求,同时跳出目前市场上基于工控机的设计思路,设计基于DSP的多通道视频融合处理系统。文章从硬件和软件两部分对系统进行了介绍。首先介绍了系统的硬件设计结构,结合系统需求对硬件部分的媒体处理器、视频编码器和解码器等关键器件进行了详细介绍,提出了一些适应系统需要的设计方案。在软件部分首先对系统融合处理的算法基础进行了详细阐述,介绍了融合函数的选取原则并给出在该原则下所选择的融合处理函数,函数中也考虑了伽玛校正的因素。随后给出了在评估板上进行融合处理的软件流程和处理效果。

摘要： 本发明提供了一种用于对包括视频帧的视频信号进行编码的编码器（1），所述视频帧每个由图像块组成，其中，所述编码器（1）包括处理单元（4），通过执行超分辨率算法（SRA）以执行局部运动补偿而基于先前编码的图像块来计算至少一个高分辨率参考图像块；以及运动补偿单元（5），其基于所计算的高分辨率参考图像块来计算被从所述视频信号的当前图像块减去的时间预测算子（TP temporal predictor）。此外，提供了一种相应的解码器（16）。

摘要： 本申请提供了一种应用于视频解码中的块划分方法，该方法包括：获取当前节点的划分模式，所述划分模式用于划分所述当前节点的第一分量块；判断所述第一分量块是否满足与所述划分模式对应的预设条件，若满足所述预设条件，则确定所述当前节点的第二分量块不划分或不采用所述当前节点的划分模式划分，其中所述第一分量块的尺寸大于所述第二分量块的尺寸。本申请提供了应用于视频编码中的块划分方法、视频解码方法、视频编码方法、视频解码器、视频编码器，以提高编码/解码性能。

摘要： 本发明涉及一种视频编码器，用于根据运动补偿将后续帧的视频流预测编码成编码视频比特流，包括：帧缓冲器(207)，用于存储所述视频流的至少一个参考帧；帧间预测单元(210)，用于根据参考帧的参考块生成当前帧的当前块的预测块。所述预测块通过具有分数像素分辨率的运动矢量生成。所述分数像素分辨率针对运动矢量的每个整数位置定义多个关联的分数位置。所述视频编码器还包括锐化滤波器(211)，用于对所述预测块进行滤波；以及控制单元(212)，用于根据所述运动矢量的整数或分数位置控制所述锐化滤波器(211)，所述运动矢量用于生成所述预测块。

摘要： 本发明提出一种视频编码方法，包括以下步骤：编码器根据背景忽略标识从原始图像中截取感兴趣区域ROI区域的ROI区域图像，并对所述原始图像进行下采样获取所述原始图像的基本层图像；所述编码器对所述原始图像的基本层图像进行编码，以获取所述原始图像的基本层编码比特流和用于增强层编码的基本层信息；所述编码器利用所述基本层信息对所述ROI区域图像进行增强层编码，获取所述ROI区域图像的增强层编码比特流。本发明对ROI区域图像进行增强层编码，从而能够提供更高分辨率的ROI区域图像，避免传输不必要的信息冗余，降低了码率。

摘要： 本申请提供了一种应用于视频解码中的块划分方法，该方法包括：获取当前节点的划分模式，所述划分模式用于划分所述当前节点的第一分量块；判断所述第一分量块是否满足与所述划分模式对应的预设条件，若满足所述预设条件，则确定所述当前节点的第二分量块不划分或不采用所述当前节点的划分模式划分，其中所述第一分量块的尺寸大于所述第二分量块的尺寸。本申请提供了应用于视频编码中的块划分方法、视频解码方法、视频编码方法、视频解码器、视频编码器，以提高编码/解码性能。

摘要： 本发明实施例提供一种视频编解码方法和视频编解码器，该方法包括：获取待编码的HDR图像帧，其中，HDR图像帧包括多个图像块；根据多个图像块中的每个图像块的亮度的统计值，从预设的多个光电转换函数中确定每个图像块对应的光电转换函数；根据每个图像块对应的光电转换函数，对每个图像块进行光电转换；对经光电转换后的多个图像块进行编码。本发明实施例为每个图像块设置一个对应的光电转换函数，可以提高视频编码的效果，并更好地与现有的视频编码框架相适应。

摘要： 本发明公开了一种视频编解码方法及三维视频编解码器，其中视频解码方法包括：若接收到MV‑HEVC码流，则关闭所有3D‑HEVC中包括但MV‑HEVC中不包括的工具，进行MV‑HEVC码流解码；若接收到3D‑HEVC码流，则进行3D‑HEVC码流解码。其中视频编码方法包括：编码3D‑HEVC码流，为所有3D‑HEVC中包括但MV‑HEVC中不包括的工具设置开关标志位，且取值设为指示打开或关闭相应的工具。采用本发明可以使三维视频解码器可以解码MV‑HEVC码流，实现3D‑HEVC兼容MV‑HEVC，还可以为3D‑HEVC提供更多的灵活性。

摘要： 描述了允许更有效的视频合成/合并和/或渐进解码刷新的更有效实现的视频编解码器概念以及例如就合成/合并任务的复杂性而言允许视频合成/合并更有效的概念。

摘要： 本申请公开了一种视频编解码方法、视频编解码器和电子设备，属于电子技术领域。该视频编解码方法包括：获取待编码的第一视频帧序列；将所述第一视频帧序列输入时序可逆神经网络，得到所述时序可逆神经网络正向输出的与第一预设分布对应的视频编码码流；在解码的情况下，将所述视频编码码流与第二预设分布输入至所述时序可逆神经网络中，得到所述时序可逆神经网络反向输出的第二视频帧序列。

摘要： 本发明公开了一种基于视频编解码的PCB板，包括对应核心芯片的核心板，以及对应通用器件的底板。其中核心板用于设置核心芯片，而底板用于设置通用器件，即上述PCB板具体为分体设计，一部分为核心板，而另一部分为底板。由于核心芯片对核心板的要求较高，通常对核心板需要更多的叠层设计、激光盲孔/埋孔以及阻抗严格控制等措施，使得核心板的成本更高；而通用器件对底板的要求相对较低，可以使用成本更低的工艺制作底板。将PCB板设计成分体式结构，可以在需要高成本PCB板的区域应用核心板，而仅需要低成本PCB板的区域应用底板，可以有效减少PCB板的成本。本发明还提供了一种视频编解码器，同样具有上述有益效果。