视频解码器

摘要： 针对高河能源洗煤厂皮带关键部位未得到有效监测,因驱动滚筒振动造成减速器易损坏,机尾有煤停车时刹车易失灵,以及原有模拟摄像头清晰度低、设备维护困难等问题,提出在机头、机尾安装矿用光纤摄像仪,在皮带主驱动滚筒和减速器上安装温度振动一体化传感器,并建立皮带运行状态在线监测系统,及时掌握皮带运行状态.

摘要： 接下来简要地介绍汽车电子中的"电子"对传统汽车的变革有哪些贡献,厚膜片式元件以及厚膜片式器件(厚膜集成电路亦称厚膜IC)应用于汽车电子中的哪些范围。1)高级驾驶辅助系统支持提高汽车安全性能的车载摄像头模块(车载摄像头处理单元的视频编码器、视频解码器);支持提高汽车安全性能的车头等控制新技术(自适应远光灯/连续转向等系统);超小型化、异常检测等高可靠性产品。

摘要： 随着社会发展向着数字化和信息化迈进,人们工作交流的方式正与时俱进的朝着越来越智能的方向发展,高清视频会议正应网络时代的进步开始了领衔会议通信的发展时期,给用户带来了的更高品质的服务体验。高清视频会议终端产品是高清视频会议实现的重要组成部分,目前,各品牌的终端服务产品层出不穷,但关键技术要升级换代、赢得市场的青睐,并不是一朝一夕的事,需要坚持不懈的钻研和创新才能有所突破。来本文就高清视频会议终端产品的关键技术展开研究,旨在为行业的持续发展提供借鉴。

摘要： TW8844是首个具有模拟视频解码器、两个标量和MIPI-CSI2 SoC接口的高清（HD）1080p LCD视频处理器。其可帮助实现从模拟到数字摄像头系统的过渡,并支持许多视频接口和最大1920×1080全高清LCD面板分辨率。

摘要： 在大型的IP视频监控系统中通常包括监视器等显示设备,这些显示设备的输入来自各式各样的高清视频解码器,其中嵌入式高清解码器最为常见.本文介绍了一种嵌入式高清解码器硬件系统设计.该系统包含3531基本系统,高清视频接口电路和电源电路等.该高清解码器能够通过网络接收视频流,最高解码能力达到2路1080p30,支持2组高清异源输出,每组输出接口包括HD-SDI、HDMI和VGA.该设计经过实际样机验证,解码图像输出清晰流畅,系统运行稳定.

摘要： 2016年9月20日，Intersil公司宣布推出业内首款带MIPI-CSI2输出接口的四通道模拟视频解码器——ISL79985，可支持汽车全景环视系统应用。根据美国国家公路交通安全管理局（NHTSA）估计，后视摄像头可使倒车事故死亡率减少50%以上。市场普遍要求轻型乘用车提供更多安全功能，汽车制造商也已将倒车摄像头和高级驾驶辅助系统（ADAS）——包括用于泊车辅助和盲区监测的全景环视摄像头系统等——作为汽车的已含或可选配置。

摘要： Intersil公司近日宣布，推出业内首款带MIPI—CSI2输出接口的四通道模拟视频解码器——ISL79985，可支持汽车全景环视系统应用。

摘要： 模拟视频解码器TW9992，其集成的MIPICSI2输出接口可与最新系统级芯片（SoC）处理器兼容。该解码器的MIPICSI-2接口通过简化与SoC的连接，同时降低系统受到的电磁干扰（EMI）。TW9992解决了车载视频系统遇到的最大挑战。其具有的自动对比度调整（ACA）图像增强特性能够自动增加或减小图像的亮度／对比度，以提供更高的可视度和安全性，能够通过适应快速变化的照明条件来克服倒车摄像头系统面临的难题。

摘要： 针对数字信号处理器的片上存取结构特点,提出了一个优化视频解码运动补偿过程数据布局的方案.在片上便签式存储器(SPM)中设置一个乒乓缓冲存储区用于保存运动补偿所需的数据.在对当前宏块进行运动补偿的同时,预取后续运动补偿所需的数据替换其中不再使用的数据;同时,通过数据索引算法获得运动补偿所需的数据的地址,从而实现数据处理与数据存取的并行流水优化.基于TI公司的TMS320DM642平台的实验结果表明,优化后MPEG-4视频解码器的解码速度平均提高了6.7％,整个解码过程中DM642的片上二级缓存的能耗平均降低了18.5％.由此可见,对运动补偿过程进行数据布局优化确实可以提高解码性能并降低能耗.

摘要： 本文提出了一种支持AVS和H.264/AVC两种标准的解码器中多路并行输出的DF(Display Fceder)硬件结构，这种结构采用多路并行帧缓存和三级片上缓存的方法，使得片外存储器数据带宽减少25%且数据读取速率提高将近三倍，FPGA验证表明本设计下的解码器可以实现对30Hz总图像尺寸不超过1920×1080的多路图像实时解码和输出.

摘要： 在达芬奇(DaVinci)处理器平台上实现符合H.264视频压缩标准的解码器。通过对H.264软件参考模型JM解码器进行分析,结合DaVinci处理器DSP内核的硬件结构,论述了JM解码器在DaVinci处理器上移植与优化的方法,重点是程序结构的调整以及IDCT、帧间/帧内预测等核心模块的优化。最后给出了优化前后解码器的实验性能比较与分析。

摘要： 本文分析AVS标准解码器的结构及其源代码,结合TMS320DM642DSP性能特点,讨论了在此平台上进行AVS解码器移植及优化的方法。这些方法主要涉及提高程序代码流程效率和增强存储器访问的效率,使优化后的代码解码效率大大提高.

摘要： 本文提出并设计了一种适合H.264/AVC变字长解码器,在尽量减少时钟消耗的和硬件开销的前提下,根据码流特点进行模块划分,此解码器可以解码每个变换块中变换系数的熵编码码流,并将结果按照块扫描顺序并行输出.采用Verilog HDL设计,通过在QuartusⅡ6.1FPGA开发软件下仿真分析表明在120MHz时钟时可以满足10M/S码率下H.264标准中Level3.0的性能要求。

摘要： 本文提出并设计了一种适合H.264/AVC变字长解码器,在尽量减少时钟消耗的和硬件开销的前提下,根据码流特点进行模块划分,此解码器可以解码每个变换块中变换系数的熵编码码流,并将结果按照块扫描顺序并行输出.采用Verilog HDL设计,通过在Quartus Ⅱ 6.1FPGA开发软件下仿真分析表明：在120M时钟时可以满足10M/S码率下H.264标准中Level3.0的性能要求。

摘要： 本文设计了支持H.264/JVT/AVC标准和AVS标准的插值与加权预测的硬件结构。整个设计在其所属的视频解码器设计中是以宏块为单位处理的,在内部则以可变块为单位来处理,为了提高插值的速度,双向预测并行处理,在插值模块的内部则作6级流水(H.264)或8级流水(AVS)。加权预测同样也作了4级流水。整个设计在Modelsim下的仿真结果正确,用XST在VIRTEXⅡ4000,-6上综合频率为98M,所用SLICE约为10000,预期整个解码器设计能支持1080i@30fps的高清实时解码。

摘要： 本文介绍了一种H.264解码器中运动补偿的硬件系统,研究其运动矢量预测的算法,采用了一种新的数据处理顺序,并在此基础上提出了运动矢量预测的硬件设计方案,相较于传统运动矢量的数据处理,在16×16块最小划分为4×4块的情况下,至少可以减少18个时钟周期.

摘要： 本文介绍了一种H.264解码器中运动补偿的硬件系统,研究其运动矢量预测的算法,采用了一种新的数据处理顺序,并在此基础上提出了运动矢量预测的硬件设计方案,相较于传统运动矢量的数据处理,在16×16块最小划分为4×4块的情况下,至少可以减少18个时钟周期.

摘要： 本文介绍了一种H.264解码器中运动补偿的硬件系统,研究其运动矢量预测的算法,采用了一种新的数据处理顺序,并在此基础上提出了运动矢量预测的硬件设计方案,相较于传统运动矢量的数据处理,在16×16块最小划分为4×4块的情况下,至少可以减少18个时钟周期.

摘要： 一种视频解码器包括熵解码装置，该熵解码装置包括第一处理器，该第一处理器从包括多个视频层的编码视频信号生成熵解码(EDC)数据。通用视频解码装置包括第二处理器，该第二处理器从EDC数据生成解码视频信号，其中，该通用视频解码装置包括相邻管理模块、解码运动补偿模块、逆帧内预测模块、逆变换/量化模块、去块滤波模块和重新采样模块。

摘要： 本发明提供一种视频解码器的DC/AC系数预测方法，该方法具有以下步骤：预设一缓冲区，缓冲区内存有需要预测的块和当前待预测块，指针PTR指向当前待预测块，指针PTR具有初始值；在缓冲区内的块被设置位置序号；将缓冲区内的AC系数或DC系数赋予初始值；预测当前块的系数，将预测后的数值保存于缓冲区内；按照块的位置序号进行块的系数预测；指针PTR在指到末尾块时跳至指针初始值。本发明采用了循环缓冲区来保存预测用到的宏块数据，从而大大简化了预测系数的索引和边界判断，在存储空间相当的情况下，简化预测流程，提高以块为单位的预测效率。本发明还提供了一种使用上述方法的视频解码器。

摘要： 一种对编码流进行解码的视频解码器，包括：并行熵解码部，用于对块行中的块的流并行地熵解码；并行QP预测部，用于并行地计算块行中的块的预测值；以及并行解码处理部，用于并行地产生块行中的块的解码像素，利用由并行熵解码部所解码的数据和预测值来获得解码像素。当以N个块行为单位并行地执行计算处理时，通过参考与处理块相对应的已处理的块，对比第K块行中的处理块在水平位置上在前至少一个块的第(K–1)块行中的处理块执行处理，以计算该处理块的预测值。

摘要： 本发明提供视频编码方法、视频解码方法、视频编码器和视频解码器。其中，视频编码方法包含：接收分别对应于多个视频播放格式的多个视频数据输入，其中视频播放格式包含第一立体浮雕视频；通过组合从视频数据输入所得到的视频内容，来产生组合视频数据；并通过将组合视频数据编码，来产生编码视频数据。上述视频编码方法与装置，以及相关的视频解码方法与装置提供了新的产生编码视频数据的方法和装置以及相关解码方法和装置。

摘要： 一种视频解码器包括熵解码装置，该熵解码装置包括第一处理器，该第一处理器从包括多个视频层的编码视频信号生成熵解码(EDC)数据。通用视频解码装置包括第二处理器，该第二处理器从EDC数据生成解码视频信号，其中，该通用视频解码装置包括相邻管理模块、解码运动补偿模块、逆帧内预测模块、逆变换/量化模块、去块滤波模块和重新采样模块。

摘要： 本发明提供一种视频解码器的DC/AC系数预测方法，该方法具有以下步骤：预设一缓冲区，缓冲区内存有需要预测的块和当前待预测块，指针PTR指向当前待预测块，指针PTR具有初始值；在缓冲区内的块被设置位置序号；将缓冲区内的AC系数或DC系数赋予初始值；预测当前块的系数，将预测后的数值保存于缓冲区内；按照块的位置序号进行块的系数预测；指针PTR在指到末尾块时跳至指针初始值。本发明采用了循环缓冲区来保存预测用到的宏块数据，从而大大简化了预测系数的索引和边界判断，在存储空间相当的情况下，简化预测流程，提高以块为单位的预测效率。本发明还提供了一种使用上述方法的视频解码器。

摘要： 一种用于对具有符号值的多个符号进行编码的算术编码器，被配置为基于多个状态变量值来导出用于一个或多个要编码的符号值的算术编码的区间大小信息，所述多个状态变量值表示具有不同适应时间常数的多个先前编码的符号值的统计。所述算术编码器被配置为使用查找表来映射第一状态变量值或其缩放和/或舍入版本，并且使用所述查找表来映射第二状态变量值或其缩放和/或舍入版本，以便获得描述用于一个或多个要编码的符号的算术编码的区间大小的所述区间大小信息。也公开了基于相同概念和其他概念的另外的算术编码器、算术解码器、视频编码器、视频解码器、编码方法、解码方法和计算机程序。

摘要： 本发明公开了一种视频解码方法和视频解码器。所述方法包括：解析接收的码流，以获得当前块进行逆变换处理的变换矩阵对的指示信息以及所述当前块的量化系数；对所述当前块的量化系数进行逆量化处理以获得所述当前块的反量化系数；根据所述指示信息从四个候选变换矩阵对中确定所述当前块进行逆变换处理的变换矩阵对；所述四个候选变换矩阵对所包括的水平方向变换矩阵和垂直方向变换矩阵均为预设的两个变换矩阵中的一个；所述两个变换矩阵中一个为DST4矩阵或DST4矩阵的变形，所述两个变换矩阵中的另一个为DCT2’矩阵或DCT2’矩阵的变形；根据所述当前块进行逆变换处理的变换矩阵对获得所述当前块的重构块。使用本专利，可以简化变换/反变换的实现。

摘要： 本发明提供一种视频编码方法、视频解码方法、视频编码器及视频解码器。视频编码方法包括：接收画面；将画面分割成多个区块；针对各个区块分别执行编码程序，编码程序包括：根据分割参数，将这些区块中的特定区块平均分割成多个相同尺寸的子区块；对这些子区块分别进行画面内预测，以搜寻这些子区块所对应的多个预测模式；根据这些预测模式对这些子区块进行索引编号，以产生索引地图；依据索引地图，产生索引编码信息；根据索引编码信息对特定区块进行编码，以产生对应的视频编码数据。

摘要： 本发明提供视频编码方法、视频解码方法、视频编码器和视频解码器。其中，视频编码方法包含：接收分别对应于多个视频播放格式的多个视频数据输入，其中视频播放格式包含立体浮雕视频以及平面视频；通过组合从视频数据输入所得到的视频内容，来产生组合视频数据；并通过将组合视频数据编码，来产生编码视频数据。上述视频编码方法与装置，以及相关的视频解码方法与装置提供了新的产生编码视频数据的方法和装置以及相关解码方法和装置。