流处理器

摘要： 鉴于处理器性能、技术规格和生产工艺在近年来有突飞猛进的提升,国内科技公司联想科技在近期推出了一款采用新型处理器、专为商务应用打造的整机产品—联想启天M540商务电脑,这款产品最大的特色就是采用AMD最新的锐龙4000系列APU。锐龙4000系列APU采用AMD 7nm Zen 2处理器核心,搭配Radeon Vega显示核心,主要由4核心的锐龙3、6核心的锐龙5、8核心的锐龙7组成。联想启天M540商务电脑选用了其中的锐龙74700G、锐龙5 4600G APU。锐龙7 4700G是其中的旗舰产品,采用8核心、16线程设计,显示核心拥有512个流处理器。

摘要： 英伟达(NVIDIA)在费米(Fermi)、开普勒(Kepler)和麦克斯韦(Maxwell)及更早期的显卡架构时代,都是通过“阉割”流处理器、光栅和纹理单元数量的方式,拉开同一时期桌面/移动显卡之间的性能差距。从帕斯卡(PascaI)架构开始,英伟达则采取了桌面/移动显卡“同芯”的策略(图1),但二者之间依旧存在一定的性能差异。那么,为什么移动显卡总是比不上作为老大哥的桌面显卡呢?

摘要： 也许很难相信,在如今的主流处理器市场主流为42纳米~14纳米工艺,并且正在迈向40纳米和7纳米工艺之时,仍然会有28纳米工艺制造的“新品”上市。这就是AMD最近推岀的新入门级APU:A6-7480和A6-9400,它们配合速龙200GE,构成了比较奇特的AMD入门级产品阵营。

摘要： 首发四款产品从游戏到工作站相对于以AMD锐龙Threadripper 1920X、1950X两款产品为主的第一代AMD锐龙Threadripper处理器（注：尽管还有一款AMD锐龙Threadripper 1900X,但与主流处理器相同的8核心16线程使得它在市场上的接受度不高）,最新的AMD锐龙Threadripper2顶级处理器首发产品有四款.

摘要： 2018年1月最引人关注的话题，不是CES，也不是什么新品发布，而是惊爆全行业，涉及全世界几乎所有主流处理器产品的两个大漏洞：Meltdown和Spectre，中文名称“熔新”和“幽灵”，这两个据称可以影响数代之前处理器的高危级别漏洞，软件防御无法完全将其免除，甚至需要更换硬件才能彻底豁免。

摘要： 近日，技嘉出了旗下新款P104_100挖矿专用卡，技嘉将此卡简单地命名为“P104-1004G”（产品编号GV刊P104D5X-4G），标志性的WindFome3X三风扇散热设计，内有两根纯铜热管和密集铝质鳍片，当然也少不了超耐久用料，供电电路为8＋2相，辅助供电接口单8针。规格方面，核心来自GTX1070，提供了1920个流处理器，核心基准／力口速频率拔高到1607／1733MHz，搭配256-bit4GBGDDR5X显存，等效频率10GHz，没有设置任何输出接口。

摘要： 近日,AMD对外公布了两款全新的锐龙APU产品,Ryzen72800H和Ryzen52600H,这是用于笔记本平台的标压处理器。具体规格方面,Rzyen72800H采用14nm光刻工艺,4核8线程设计,基础频率3.3GHz,加速频率3.8GHz,三级缓存4MB,支持双通道DDR4-3200内存,集成Vega11GPU(704个流处理器,1300MHz),热设计功耗45W(最低可配置35W,最高可配置54W)。Ryzen52600H,4C8T,主频3.2GHz,加速3.6GHz,三缓4MB,集成Vega8GPU(512个流处理器,1100MHz),热设计功耗45W。但是,目前尚不清楚Rzyen72800H和Ryzen52600H将会何时登陆笔记本平台。

摘要： 随着比特币的大热,显卡的价格也是一路高歌猛进,贵得“惨无人道”.想想一年前的显卡价格,小编顿时就忍住了“剁手”的冲动.然而家里的老旧台式机已经带不动小编想要玩的游戏了……,这时候又该咋办呢？AMD Ryzen 5 2400G或许是一个不错的选择.

摘要： 从1994年奔腾处理器的面世到2006年这一品牌退出主流舞台，恰好是国人最熟悉的12年轮回；而从2006年酷睿成为Intel的主流处理器新品牌，发展到智能酷睿，再到今年，又是整整12年。它似乎也和奔腾一样，又同时逐渐陷入自身发展的困局和与对手的苦战，甚至让人对即将出现的第九代酷睿部失去了应有的兴趣。

摘要： Due to having many NOPs,VLIW(Very Long Instruction Word) exists serious code size expansion problem.As an efficient way to solve this problem,the code compression needs to deal with three key points:improving the compression ratio (CR),simplifying decomposition operations,and relocating the branch target.According to the characteristics of VLIW on stream architecture,a two-dimension (2-D) compression scheme is put forward,where VLIW code is compressed in both vertical and horizontal directions,the horizontal decompression and code execution can be implemented in parallel,and loop entrance addresses are buffered by stack registers.The experiment results illustrate that 2-D compression scheme can resolve code expansion issue effectively.Specifically,it has achieved a 36.48％ area reduction of the on-chip instruction memory and a 7.85％ area reduction of the CISP system.%VLIW(Very Long Instruction Word)指令因为含有较多的空操作导致严重的代码体积膨胀问题,代码压缩是解决这一问题的有效措施.VLIW代码压缩需要解决三个关键问题,一是提高压缩率;二是降低解压操作对性能的影响;三是分支目标重定位.针对流体系结构上的VLIW指令特点,提出了二维压缩,对VLIW进行垂直与水平两个方向上的压缩,且水平解压可以与代码执行并行,并通过设置堆栈寄存器缓存循环入口地址.实验结果表明二维压缩有效解决了VHW代码体积膨胀问题,可以使指令存储器的面积减少36.48％,并使得整个CISP系统面积减少了7.85％.

摘要： 针对目前微处理器面对通用性、高性能、功耗效率的矛盾,提出了可配置流处理器的解决方案.本文重点研究了可配置流处理器中核心级指令设计及相关的编译技术,其核心设计思想是根据应用的计算特征设计流处理器中的核心级指令集,从而降低指令集硬件资源的需求。

摘要： 长流分段是提高流处理器上流寄存器文件(Stream Register File,简称SRF)带宽利用率的关键技术.其中,选择合适的优化策略(预取或重用)是确定最优分段的基础.rn 本文以典型的矩阵程序Jacobi和GEMM为例,研究了确定给定程序的优化策略和分段决策的技术,重点研究了有效重用度对程序优化策略选择的影响.实验结果表明,经过长流分段的Jacobi和GEMM程序能够有效避免和隐藏片外访存延迟,提高SRF的带宽利用率。

摘要： 当前传统处理器体系结构已难以满足科学计算的需求.流体系结构适合计算密集型应用,其中媒体应用的适用性已得到验证,而科学计算的适用性仍在探索中.由于流处理器将体系结构细节暴露给程序员,而且相较于媒体程序,科学应用的数据访问方式和数据间依赖关系更为复杂,所以优化更为直接影响着科学应用流程序的性能.rn 本文以流体力学应用QNJ-5、光学应用LADT和Navier-Stokes方程为例进行流化,给出我们的流化方法,并在Isim流模拟器上进行性能模拟,与高性能x86处理器相比,获得了较高加速比,验证了科学计算类应用在流体系结构上的适用性;结合核心合并及核级优化,以QNJ-5的执行热点QMRCGSTAB的流程序为例,进行优化并分析结果,相较于未优化的流程序,优化可以获得更大的性能增益.

摘要： 本文针对在FPGA上实现的处理大数据问题的异构处理器原型系统，进行了数据通路性能测试和分析，并根据算法和原型系统特点重新设计了交叉开关，对新实现了交叉开关的系统同样进行了性能的测试，通过多个测试负载参照对比并且和原型系统性能对比给出了更为全面的性能分析。最后通过性能分析，发现新系统的瓶颈在interface处，这也是作者下一步需要优化的工作。

摘要： H.264 作为新一代视频编码标准，具有很好的性能，但计算复杂度比较高。Storm 处理器是一款面向媒体应用和信号处理的高效能流处理器，在媒体处理方面具有很好的应用前景。针对H.264 对计算性能的要求，本文给出了高清H.264（1080P）变换编码在Storm-SP16 G160 流处理器上的流式实现。本文根据不同算法的数据流特征，结合具体的流化过程详细介绍了并行粒度选择以及数据流组织、规范化处理等流化技术。实验结果表明：编码编码的流式实现具有很好的性能，按照此编码效率加速整个程序可满足实时要求。提供了一种不同于硬件加速的程序加速方法，对其他媒体应用在流处理器上的映射具有很大的借鉴意义。

摘要： 为了对视频图像质量进行实时评价,在分析现有块效应评价算法基础之上,提出了在流处理器并行环境下视频图像块效应评价算法,采用CUDA技术实现该算法程序.实验结果表明,在NV Geforce GTX280上实现的并行算法比CPU上的串行算法提高了近30倍的效率.证明了CUDA技术在数字图像处理应用中具有极大的潜力,尤其是计算密集型任务处理.

摘要： CAVLC是H.264中熵编码的一种重要实现方式,具有可挖掘的数据级并行特征,但同时具有较强的串行特点。本文分析了CAVLC的程序特征,提出了CAVLC的流式实现方法,并在流处理器STORM-1上进行了实现。实验结果表明本方法能够满足实时高清H.264编码的性能需求。

摘要： 采用流体系结构的处理器Imagine在媒体应用,数字信号处理,科学计算等领域表现优秀,但其在信息安全领域的表现还未有评估.信息安全领域要求尽可快的对信息进行加解密,因此,缩短加解密算法的执行时间有重大意义。rn 本文在Imagine上实现了几种重要的对称分组密码算法:Blowfish,Rijndael,RC5等,以及Base64算法,比较了通用处理器上相应的实现.根据性能对比,我们总结了能够在Imagine上得到较好性能的应用所具备的特征:(1)应用本身具有数据级并行性;(2)核心加密过程无需随机访问数组,或需要随机访问的数组不超过256字.对于满足这两项特征的应用,只要程序设计得当,我们认为完全是能够在流体系结构上获得较好的性能提升的.

摘要： 提出一种新的基于可编程图形处理器的实时细分方法。本方法将复杂的3D模型分解为由几类简单面片组成,且这些简单面片之间是相互独立的,所以每个面片可以独立进行细分操作.因而,本方法具有很好的并行性。而且通过预先定义简单面片的细分模式,还可以加速整个模型执行细分算法的效率。除此之外,本方法将细分算法与可编程图形处理器结合,利用可编程图形处理器中流处理器强大的计算能力和并行处理能力,进一步提高了细分算法的运行效率。

摘要： 流处理器在处理高度并行、计算密集且输入数据较少重用的流应用方面能够取得很好的性能。本文提出一种通用的流执行模型,并以Imagine流处理器和可编程GPU为例验证流执行模型的可用性与有效性。然后,分别在CPU、Imagine模拟器和GPU上实现了8×8离散余弦变换,实验数据表明,流处理器执行的编码效率远超过当前视频应用的实时需求,具有强大的性能优势。

摘要： 本发明涉及一种多核处理器的业务流处理方法及多核处理器。其中，方法包括：分流核将第一业务流分配给第一工作核；第一工作核根据响应等待周期向分流核回复响应信号；分流核在每个响应等待周期内判断是否收到来自于第一工作核的响应信号，当未收到该响应信号时，将第一业务流分配给第二工作核。多核处理器包括分流核及多个工作核，所述分流核包括，业务流分配单元和响应信号判断单元。所述工作核包括，业务流处理单元和响应信号回复单元。由于通过分流核对工作核的工作状态进行了监控，当某个工作核发生异常时，将业务流分配给其他正常运行的工作核，因此不会中断对业务流的处理，从而提高了多核处理器的可靠性。

摘要： 本发明涉及一种多核处理器的业务流处理方法及多核处理器。其中，方法包括：分流核将第一业务流分配给第一工作核；第一工作核根据响应等待周期向分流核回复响应信号；分流核在每个响应等待周期内判断是否收到来自于第一工作核的响应信号，当未收到该响应信号时，将第一业务流分配给第二工作核。多核处理器包括分流核及多个工作核，所述分流核包括，业务流分配单元和响应信号判断单元。所述工作核包括，业务流处理单元和响应信号回复单元。由于通过分流核对工作核的工作状态进行了监控，当某个工作核发生异常时，将业务流分配给其他正常运行的工作核，因此不会中断对业务流的处理，从而提高了多核处理器的可靠性。

摘要： 本申请提供了一种topic的写入方法、写入装置、处理器与流处理平台，该方法包括：获取流处理平台的传入数据，得到目标数据；根据目标数据生成多个记录，记录包括分区字段，分区字段用于表征记录与流处理平台的topic的对应关系；调用当前事务，并根据分区字段将多个记录写入对应的topic，记录与topic一一对应。在该方法中，由于分区字段可以表征上述记录与上述流处理平台的topic的对应关系，只需要通过一个连接器即可完成多个topic写入，一个连接器只需创建一个节点，相比于现有技术一个topic建立一个节点，大大降低了资源占用率，解决现有技术中多topic写入占用资源过多的问题。

摘要： 本申请提供一种漏电流检测电路、漏电流处理电路及处理器系统，包括：漏电流探测振荡单元，其输入端用于与所述待测元件连接，以检测所述待测元件的漏电流并生成频率与所述漏电流的电流值正相关的振荡信号；时间数字转换单元，其输入端与所述漏电流探测振荡单元的输出端连接，以用于根据所述振荡信号生成对应的漏电流数值。利用漏电流探测振荡单元生成与漏电流的电流值正相关的振荡信号；随后时间数字转换单元根据振荡信号生成对应的漏电流数值。由于是依据漏电流生成振荡信号，再依据振荡信号生成对应的漏电流数值，与现有技术依据温度对漏电流进行监控相比，能够更加准确地监控漏电流。

摘要： 本发明公开了一种基于多核处理器的高速数据流处理方法和系统。其中，所述方法包括：为多核处理器中的每个处理器配置数据缓存存储器，和为该多核处理器中的每个处理器中的指令寄存器添加指令预取寄存器，和在该多核处理器中的每个处理器在分别执行一条指令的同时，提前通知该配置的数据缓存存储器从主运行内存中获取对应该添加的指令预取寄存器对指令数据的要求的数据，以及根据该提前通知的该配置的数据缓存存储器从主运行内存中获取对应该添加的指令预取寄存器对指令数据的要求的数据，通过该每个处理器添加的指令预取寄存器分别执行对应的指令。通过上述方式，能够实现提高多核处理器整体的运行计算效能和效率。

摘要： 本发明实施例提供一种数据流处理方法、装置、可读存储介质及处理器，属于数据处理技术领域。该方法包括：将所述数据流划分为多份划分数据；针对所述多份划分数据中的至少一份划分数据，为每份划分数据配置数据的业务主键；根据所述业务主键，将所述每份划分数据中的同一类数据划分至同一内存队列，以形成多个内存队列；对所述多个内存队列进行并行处理。该数据流处理方法、装置、可读存储介质及处理器可以保证数据业务上的一致性的同时，实现数据流的快速处理。

摘要： 本发明公开了一种基于MIC协处理器的多数据流处理方法，该方法包括：中央处理器CPU获取数据源，将并行到达的多条数据流通过PCIE总线传输至MIC协处理器中；所述MIC协处理器采用四层滑动窗口模型对所述多条数据流进行并行计算，并执行多数据流查询算法，得到数据流查询结果；所述MIC协处理器将所述数据流查询结果返回至所述CPU；所述CPU依据所述数据流查询结果得到用户的IO输出任务，执行所述IO输出任务。该方法实现提高多数据流处理的并行性和实时性。

摘要： 本发明涉及数据处理领域，提出一种新的数据处理方法。在一个随机系统中，未知航迹数学模型的情况下，本发明能同时获得四种航迹，显著提高随机数据流航迹处理预测的能力：本发明采用N龙数据流处理，录取和检测后的随机信息数据，经双门限限幅处理，删除虚假信息及信息意义很小的数据。然后，经N滑窗处理获得四“要点”，即开点、最高点、最低点、及收点的数据；再经坐标录取器产生N龙线簇。对N龙线簇的分析研究及航迹相关外推，就可进行预测。本发明同时提供了N龙数据流处理器及N龙卡。

摘要： 本发明采用的技术方案是：一种异构多核处理器及其数据流处理方法，其特征在于，包括依次电连接的通用处理器核以及流处理器阵列；所述通用处理器核设置于网关中，用于根据网关中交换节点的参数信息生成所述流处理器阵列的配置指令；所述流处理器阵列包括多个流处理器，根据所述配置指令分别进行对应交换节点的数据接收流处理和/或数据发送流处理。本发明提供了一种异构多核处理器、数据流处理方法、装置、网关和可读存储介质，以处理网关中多种不同交换节点的流数据时更加高效，以及满足不同的总线以及网络的流数据处理的并行性。

摘要： 本发明是用于人工智能设备的灵活数据流处理器和处理方法，包括前叶引擎、顶叶引擎组、枕形引擎和颞叶引擎；能够将张量分成若干个瓦片块，再将每个瓦片块分成若干个瓦片，再将每个瓦片分成若干个波块，再将每个波块分成若干个波，并将具有相同渲染特征的波在相同神经元块中进行处理；AI工作可以分布到多个顶叶引擎中进行并行处理，并实现权重重用、激活重用、权重站重用、部分和重用。