VLIW

摘要： 字符串匹配是生物识别、入侵检测的基础,也是大数据互联网时代的研究热点.随着现代信息技术的发展,日常工作生活中移动及手持小型化设备的使用越发普遍.这些设备的应用场景中包含大量有关串匹配的需求,如人脸识别、实时数据查询等.串匹配算法的实时和准确性决定了使用场景的范围,因此在DSP处理器等移动小型化设备的嵌入式处理器上实现高效串匹配算法的问题变得十分迫切.该文针对DSP处理器因缺乏逻辑判断与跳转指令,难以支持高效串匹配运算的问题,提出了一种基于DSP平台特点的改进串匹配算法.该算法采用位并行的思路,在DSP处理器上实现了串匹配算法的并行化.同时通过前序启动、基于VLIW的数学运算替代逻辑判断、Q-grams等优化手段,提高该算法对于DSP平台的适应性与执行效率,最终实现了一种基于HXDSP的高效串匹配算法VBNDM2.实验结果表明,本算法针对DSP平台,有效地提高了串匹配的效率,实现了算法的高效并行化.

摘要： 自然故障与恶意故障将降低密码流处理器的可靠性与安全性.针对此情况,提出基于指令级冗余的低开销并发错误检测方法.分析密码流处理器上不同算法实现时的功能单元利用率,验证指令级冗余方法实现的可行性与高效性.提出脆弱性感知的指令复制算法,在满足性能约束条件下优先复制脆弱性高的指令.实验证明,该方法引入的硬件开销仅为1.5％,且在相同性能开销时,对随机故障与恶意故障的检测能力优于其他指令级冗余方法.全指令复制后典型SP(AES-128)、Feistel(SMS4)、L-M(IDEA)结构算法实现性能开销分别为25.6％、17.9％、15.7％,对比于具有相似故障检测能力的其他指令级冗余方法,其性能开销最低.

摘要： 当今VLIW DSP处理器拥有的指令种类越来越多,它们大多利用单一指令来完成一组复杂的计算,从而提高相关操作的执行效率.复数乘法在数字信号处理程序中占有很大的比例,现在很多DSP处理器并不能自动地利用自身携带的复数乘法模块,不能充分利用复数乘法指令,编译器如何自动高效地识别并合成处理器特有的累加指令就变得尤为重要.此外,乘法结果不经安全性检查的使用,也会带来安全风险.本文提出一种基于BWDSP处理器自动识别合成带有安全特征码的复数乘法指令的算法,实验结果表明,本算法提高系统原有的复数乘法指令的使用效率和可靠度,从而提高相关数字信号处理程序在BWDSP处理器上的性能和安全性.

摘要： Due to having many NOPs,VLIW(Very Long Instruction Word) exists serious code size expansion problem.As an efficient way to solve this problem,the code compression needs to deal with three key points:improving the compression ratio (CR),simplifying decomposition operations,and relocating the branch target.According to the characteristics of VLIW on stream architecture,a two-dimension (2-D) compression scheme is put forward,where VLIW code is compressed in both vertical and horizontal directions,the horizontal decompression and code execution can be implemented in parallel,and loop entrance addresses are buffered by stack registers.The experiment results illustrate that 2-D compression scheme can resolve code expansion issue effectively.Specifically,it has achieved a 36.48％ area reduction of the on-chip instruction memory and a 7.85％ area reduction of the CISP system.%VLIW(Very Long Instruction Word)指令因为含有较多的空操作导致严重的代码体积膨胀问题,代码压缩是解决这一问题的有效措施.VLIW代码压缩需要解决三个关键问题,一是提高压缩率;二是降低解压操作对性能的影响;三是分支目标重定位.针对流体系结构上的VLIW指令特点,提出了二维压缩,对VLIW进行垂直与水平两个方向上的压缩,且水平解压可以与代码执行并行,并通过设置堆栈寄存器缓存循环入口地址.实验结果表明二维压缩有效解决了VHW代码体积膨胀问题,可以使指令存储器的面积减少36.48％,并使得整个CISP系统面积减少了7.85％.

摘要： 当今VLIW DSP处理器拥有的指令种类越来越多,它们大多利用单一指令来完成一组复杂的计算,从而提高相关操作的执行效率.无论是在现有数字信号处理程序中,还是使用各种优化手段之后的程序代码中,累加计算在VLIW DSP处理器运算的程序中总是频繁出现,编译器如何自动高效地识别并合成处理器特有的累加指令就变得尤为重要.提出一种VLIW DSP处理器下累加计算优化方法,算法可以自动合成目标处理器的累加指令,充分利用处理器体系结构和资源的特点.最后在BWDSP处理器上实现本文的优化算法,实验结果表明,本算法有效减小了程序累加部分的汇编代码长度,从而提高了BWDSP对累加计算的处理能力.

摘要： BWDSP100是一款采用16发射、SIMD、VLIW架构的32位高性能DSP,适用于雷达信号处理、电子对抗、通信及图像处理等领域.对这种体系结构,编译器是发挥其高性能的关键因素.本文针对在Openimpact编译基础设施基础上开发BWDSP100编译器过程中遇到的一些关键技术加以讨论,并对Openimpact对多簇BWDSP100的支持进行了扩展.

摘要： 帧内预测和求残差过程是AVS用来消除空间冗余的一项重要技术,但是其大量的重复的计算给AVS在DSP上实时编码造成了障碍。文中充分利用C64x＋DSP的VLIW结构体系和SIMD的特点,提出了对AVS中的帧内预测的优化算法来提高编码速度。最后在TMS320DM6446上进行仿真,实验结果表明,优化后帧内预测部分所耗的指令周期与编译器优化过的C语言相比平均降低了80%,大大提高了编码速度。

摘要： 指令级并行在提高处理器运行速度方面显得越来越重要,if转换技术是一种在处理器支持条件执行的前提下,有助于提高指令级并行度的编译优化技术.在详细分析GCC(GNU Compiler Collection)内部if转换技术的实现机制和算法的基础上,针对matrix体系结构特点,对GCC中现有if转换算法进行了移植与改进,实现了matrix编译器的if转换算法.实验证明,改进后的if转换算法能够更有效地移除分支,减少基本块的数量,扩大单个基本块的范围,有助于编译器生成更加优化的代码.%The ILP(instruction-level-parallel) becomes more and more important for improving the microprocessor's speed The if-convertion technology is an effective compiler-optimization method of facilitating exploiting ILP based on the microprocessor which supplies conditional execution. After introducing if-convertion technology and algorithm of GCC and transplanting it into the Matrix compiler successfully, some improvements for if-convertion of Matrix compiler were made. Experiment results indicate that the if-convertion achieved in the paper can remove the branches,reduce the number of basic-blocks and broaden the bound of basic-block. It can also facilitate making more predominant codes for compiler.

摘要： 本文提出了一种VLIW处理器的预取和针对循环指令的优化策略.文中重点介绍了预取普通指令和处理循环指令的方法,以及普通预取和循环预取这两种预取模式间的切换方式.基于该设计和优化方案,可以有效减小取指操作的功耗.实验证明,在针对不同的应用上,减少的功耗从40%到90%不等,优化了该VLIW多运算簇DSP处理器的性能.

摘要： 本文简要介绍了SoC设计链面临的挑战以及对可配置IP提出的新的要求。重点分析了如何利用Im-prov系统公司开发的VLIW架构和包括Jazz DSP平台的工具套件进行快速、低成本、高性能的终端设计。

摘要： 本文简要介绍了SoC设计链面临的挑战以及对可配置IP提出的新的要求。重点分析了如何利用Im-prov系统公司开发的VLIW架构和包括Jazz DSP平台的工具套件进行快速、低成本、高性能的终端设计。

摘要： 本文简要介绍了SoC设计链面临的挑战以及对可配置IP提出的新的要求。重点分析了如何利用Im-prov系统公司开发的VLIW架构和包括Jazz DSP平台的工具套件进行快速、低成本、高性能的终端设计。

摘要： 本文简要介绍了SoC设计链面临的挑战以及对可配置IP提出的新的要求。重点分析了如何利用Im-prov系统公司开发的VLIW架构和包括Jazz DSP平台的工具套件进行快速、低成本、高性能的终端设计。

摘要： 离散余弦变换(DCT)是图像处理领域广泛使用的一种变换方法,其中,Feig的2D DCT算法被认为是需要加法和乘法操作次数最少的.本文首先对Feig算法进行研究,消去了其中隐含的49个求相反数的多余操作,并使其结构更加规整.然后,在此基础上设计了一种适合于SIMD和VLIW的算法结构,该算法在复杂度、并行度和精度上优于已有的基于VLIW的算法.

摘要： 离散余弦变换(DCT)是图像处理领域广泛使用的一种变换方法,其中,Feig的2D DCT算法被认为是需要加法和乘法操作次数最少的.本文首先对Feig算法进行研究,消去了其中隐含的49个求相反数的多余操作,并使其结构更加规整.然后,在此基础上设计了一种适合于SIMD和VLIW的算法结构,该算法在复杂度、并行度和精度上优于已有的基于VLIW的算法.

摘要： 离散余弦变换(DCT)是图像处理领域广泛使用的一种变换方法,其中,Feig的2D DCT算法被认为是需要加法和乘法操作次数最少的.本文首先对Feig算法进行研究,消去了其中隐含的49个求相反数的多余操作,并使其结构更加规整.然后,在此基础上设计了一种适合于SIMD和VLIW的算法结构,该算法在复杂度、并行度和精度上优于已有的基于VLIW的算法.

摘要： 离散余弦变换(DCT)是图像处理领域广泛使用的一种变换方法,其中,Feig的2D DCT算法被认为是需要加法和乘法操作次数最少的.本文首先对Feig算法进行研究,消去了其中隐含的49个求相反数的多余操作,并使其结构更加规整.然后,在此基础上设计了一种适合于SIMD和VLIW的算法结构,该算法在复杂度、并行度和精度上优于已有的基于VLIW的算法.

摘要： 离散余弦变换(DCT)是图像处理领域广泛使用的一种变换方法,其中,Feig的2D DCT算法被认为是需要加法和乘法操作次数最少的.本文首先对Feig算法进行研究,消去了其中隐含的49个求相反数的多余操作,并使其结构更加规整.然后,在此基础上设计了一种适合于SIMD和VLIW的算法结构,该算法在复杂度、并行度和精度上优于已有的基于VLIW的算法.

摘要： 离散余弦变换(DCT)是图像处理领域广泛使用的一种变换方法,其中,Feig的2D DCT算法被认为是需要加法和乘法操作次数最少的.本文首先对Feig算法进行研究,消去了其中隐含的49个求相反数的多余操作,并使其结构更加规整.然后,在此基础上设计了一种适合于SIMD和VLIW的算法结构,该算法在复杂度、并行度和精度上优于已有的基于VLIW的算法.

摘要： 本发明公开一种VLIW处理器中重复程序的执行控制方法及装置，该方法步骤包括：S1.配置一个指令缓存；S2.控制将需要重复执行的各重复程序的执行包信息按照执行顺序缓存至指令缓存中，对执行程序进行识别，当识别到各重复程序时，控制暂停存取指、译码，并将指令缓存中对应的执行包信息直接派发给功能部件。本发明能够适用于VLIW处理器体系结构控制重复程序执行，且具有实现方法简单、成本及功耗低、访存延迟小、重复程序执行效率高等优点。

摘要： 在所描述的实例中，超长指令字VLIW数据处理器包含：功能单元，其可操作以并行执行预定指令执行包。可经由同一执行包中的两个有条件执行辅助指令中的一者使被引导到功能单元的指令是有条件的。每一有条件执行辅助指令包含识别所述指令的第一字段(1408)及包含用于对应功能单元的有条件位的字段(1401、1402、1403、1404、1405、1406)。所述两个有条件执行辅助指令包含用于功能单元的全异子集的条件寄存器识别位。对于每一功能单元操作，如果所述执行包包含对应有条件执行辅助指令，那么操作是以经识别寄存器的状态为条件。条件位优选地包含额外零位，其确定条件是否依据所述经识别寄存器是零或非零。

摘要： 本发明公开了一种面向VLIW架构的动态二进制翻译方法和装置。该方法包括获取基本块；检查执行延迟槽队列中是否存在执行前一基本块后的延迟操作；若存在，则进入原始模式翻译基本块；若不存在，则进入快速模式翻译基本块，检查翻译延迟槽队列是否存在延迟至本周期的延迟操作；如果存在，则直接将延迟至本周期的延迟操作翻译成对应操作的本地代码，并从队列中移除延迟至本周期的延迟操作；翻译本周期指令，若本周期指令存在延迟操作，则将延迟操作写入翻译延迟槽队列；基本块翻译结束后，若仍然遗留有延迟操作，则将延迟操作搬运到执行延迟槽队列中；执行经快速模式和原始模式翻译好的本地代码。通过本发明，能够提升执行翻译程序的性能。

摘要： 本申请公开用于采取VLIW处理器中的相同执行数据包中的常数扩展槽指定或扩展常数位数的方法。在超长指令字(VLIW)中央处理单元(100)中，指令被分组成并行执行的执行数据包。每条指令的一个字段(1304)可以将直接常数指定作为操作数。指令解码器(1710)确定所述执行数据包内的另一指令是否包括常数扩展位。这种指令(1600)包括常数扩展位(1601)和预定字段(1602)，所述预定字段将所述指令标记为包含常数扩展位。串接器(1801)将直接常数位(1304)和扩展常数位(1601)组合，以形成扩展的常数。复用器(1802)根据原始指令是否启用常数扩展来选择直接字段位(1304)或者所述扩展常数作为操作数。所选择的常数基于选定的数据大小可选地是符号扩展(1803)。

摘要： 公开了使用宽度减小处理器的超长指令字VLIW指令处理。在特定实施例中，VLIW处理器包含控制电路，所述控制电路经配置以接收包含第一数目的指令的VLIW包并且将所述指令分配到第二数目的指令执行路径。所述第一数目大于所述第二数目。所述VLIW处理器还包含经配置以存储执行所述指令的结果的物理寄存器以及耦合到所述控制电路的寄存器重命名电路。

摘要： 本申请公开用于采取VLIW处理器中的相同执行数据包中的常数扩展槽指定或扩展常数位数的方法。在超长指令字(VLIW)中央处理单元(100)中，指令被分组成并行执行的执行数据包。每条指令的一个字段(1304)可以将直接常数指定作为操作数。指令解码器(1710)确定所述执行数据包内的另一指令是否包括常数扩展位。这种指令(1600)包括常数扩展位(1601)和预定字段(1602)，所述预定字段将所述指令标记为包含常数扩展位。串接器(1801)将直接常数位(1304)和扩展常数位(1601)组合，以形成扩展的常数。复用器(1802)根据原始指令是否启用常数扩展来选择直接字段位(1304)或者所述扩展常数作为操作数。所选择的常数基于选定的数据大小可选地是符号扩展(1803)。

摘要： 本发明公开一种VLIW处理器中重复程序的执行控制方法及装置，该方法步骤包括：S1.配置一个指令缓存；S2.控制将需要重复执行的各重复程序的执行包信息按照执行顺序缓存至指令缓存中，对执行程序进行识别，当识别到各重复程序时，控制暂停存取指、译码，并将指令缓存中对应的执行包信息直接派发给功能部件。本发明能够适用于VLIW处理器体系结构控制重复程序执行，且具有实现方法简单、成本及功耗低、访存延迟小、重复程序执行效率高等优点。

摘要： 本发明公开了一种面向VLIW芯片可执行代码的逆向工具方法，包含如下步骤：1）读入可执行bin文件和命令行参数；2）解析可执行bin文件的头结构；3）反汇编可执行bin文件中的代码段；4）执行在线编辑操作，找到需要在线编辑的地址，执行数据或指令的替换、修改和删除操作，并写回可执行bin文件；5）向文本或屏幕打印反汇编文本并结束程序。除了可以对面向VLIW芯片的可执行文件进行反汇编，还可以在线编辑可执行代码并输出到反汇编文件中，方便程序员在调试和运行程序中对可执行文件进行分析和编辑，从而更快捷、快速的解决重大软件bug和源代码缺失难题。

摘要： 本发明公开了一种面向VLIW架构的动态二进制翻译方法和装置。该方法包括获取基本块；检查执行延迟槽队列中是否存在执行前一基本块后的延迟操作；若存在，则进入原始模式翻译基本块；若不存在，则进入快速模式翻译基本块，检查翻译延迟槽队列是否存在延迟至本周期的延迟操作；如果存在，则直接将延迟至本周期的延迟操作翻译成对应操作的本地代码，并从队列中移除延迟至本周期的延迟操作；翻译本周期指令，若本周期指令存在延迟操作，则将延迟操作写入翻译延迟槽队列；基本块翻译结束后，若仍然遗留有延迟操作，则将延迟操作搬运到执行延迟槽队列中；执行经快速模式和原始模式翻译好的本地代码。通过本发明，能够提升执行翻译程序的性能。

摘要： 本发明公开一种用于VLIW基本块调度的组合启发式指令选择优化方法，步骤包括：S1.在每个指令周期进行指令选择发射时，若至少存在一个功能单元的剩余有效指令级数为2，转入执行步骤S2；S2.获取各就绪指令所对应的关联功能单元，查找剩余有效指令级数大于2的第一类关联单元，以及查找剩余指令级数为2的第二类关联单元并获取剩余指令完成所需时间，确定得到第一启发量以及第二启发量；S3.根据确定得到的第一启发量、第二启发量挑选出就绪指令作为最终输出就绪指令。本发明能够提高功能单元剩余指令级数较小时的指令调度优化效果，且有实现方法简单、调度优化效果好、执行效率高等优点。