首页> 外国专利> Delayed read/write scheme for SRAM interface compatible DRAM

Delayed read/write scheme for SRAM interface compatible DRAM

机译:SRAM接口兼容DRAM的延迟读/写方案

摘要

A method of internally executing an externally initiated access to a dynamic memory array including a plurality of dynamic memory cells, wherein the dynamic memory cells require periodic refreshing, is achieved. The method comprises, first, determining if an external access to the dynamic memory array has been initiated. Second, a waiting period of RW idle time is inserted. The RW idle time comprises a sum of a row access time plus a pre-charge time. A pending refresh is performed during said RW idle time. A pending write access may be performed during the RW idle time. Finally, the external access is internally executed in the dynamic memory array after the RW idle time.
机译:实现了一种内部执行对包括多个动态存储单元的动态存储阵列的外部启动访问的方法,其中,动态存储单元需要定期刷新。该方法包括,首先,确定是否已经开始了对动态存储器阵列的外部访问。其次,插入RW空闲时间的等待时间。 RW空闲时间包括行访问时间加上预充电时间的总和。在所述RW空闲时间内执行挂起的刷新。在RW空闲时间内可以执行挂起的写访问。最后,在RW空闲时间之后,外部访问在内部动态存储器阵列中执行。

著录项

  • 公开/公告号US6643732B1

    专利类型

  • 公开/公告日2003-11-04

    原文格式PDF

  • 申请/专利权人 ETRON TECHNOLOGY INC.;

    申请/专利号US20010992519

  • 发明设计人 JENG-TZONG SHIH;

    申请日2001-11-14

  • 分类号G06F120/00;G06F10/40;G06F110/00;G11C70/00;

  • 国家 US

  • 入库时间 2022-08-22 00:04:27

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号