首页> 中国专利> 一种用于DRAM物理接口的自适应读通路延迟计算方法及电路

一种用于DRAM物理接口的自适应读通路延迟计算方法及电路

页面导航

摘要

本发明公开一种用于DRAM物理接口的自适应读通路延迟计算方法及电路，所述方法为在固定时刻对存储器物理接口输入读操作，之后对存储器物理接口与动态随机存储器一侧的数据端口进行监测，等待直至发现相应的信号波动时刻，锁定时间差。该方法能够实现读数据延迟计算，简化了读通路延迟计算。

公开/公告号CN111028873B

专利类型发明专利
公开/公告日2022-03-01

原文格式PDF
申请/专利权人西安紫光国芯半导体有限公司;
展开▼

申请/专利号CN201911319420.5
发明设计人王小光;
展开▼

申请日2019-12-19
分类号G06F13/16(20060101);G11C11/4076(20060101);G11C11/409(20060101);G06F5/08(20060101);
代理机构61226 西安佩腾特知识产权代理事务所(普通合伙);
代理人张倩
地址 710075 陕西省西安市高新区高新六路38号A座4层
入库时间 2022-08-23 13:11:15

1. 一种用于DRAM物理接口的自适应读通路延迟计算方法及电路 [P] . 中国专利： CN111028873B . 2022.03.01
2. 一种用于DRAM物理接口的自适应读通路延迟计算方法及电路 [P] . 中国专利： CN111028873A . 2020-04-17
3. DRAM MEMORY PHYSICAL LAYER INTERFACE LOGIC FOR GENERATING DYNAMIC RANDOM ACCESS MEMORY DRAM COMMANDS WITH PROGRAMMABLE DELAYS [P] . 韩国专利： KR102011092B1 . 2019-08-14

机译： DRAM存储器物理层接口逻辑，用于产生具有可编程延迟的动态随机访问存储器DRAM命令
4. DRAM MEMORY PHYSICAL LAYER INTERFACE LOGIC FOR GENERATING DYNAMIC RANDOM ACCESS MEMORY DRAM COMMANDS WITH PROGRAMMABLE DELAYS [P] . 韩国专利： KR20170027696A . 2017-03-10

机译： DRAM存储器物理层接口逻辑，用于产生具有可编程延迟的动态随机访问存储器DRAM命令
5. Serial interface circuit for adaptively supporting the serial interface of read/write channel circuits in a magnetic disk drive [P] . 美国专利： US5987542A . 1999-11-16

机译：串行接口电路，用于自适应地支持磁盘驱动器中的读/写通道电路的串行接口