要解决的问题:提供一种制造半导体器件的方法,该方法可以在形成衬底的凹部的绝缘中间层的暴露面上沉积阻挡膜,形成在步骤中有利的阻挡膜。在凹部的下层侧形成与金属布线电连接的铜布线的情况下的成膜性能,抑制布线电阻的增加。
解决方案:减少或蚀刻在形成于绝缘夹层的凹部21的底面露出的下层侧的铜布线13的表面上的氧化膜,并腐蚀该表面的氧。去除铜布线13。此后,提供包括锰但不包括氧的有机金属化合物,因此,在包括凹部21的侧壁的氧和凹入部分21的表面的部分选择性地生成用作自形成阻挡膜的锰氧化物25。然后,在铜配线13的表面上不生成氧化锰25,同时在凹部内埋入铜。
版权:(C)2009,日本特许厅&INPIT
公开/公告号JP2009206472A
专利类型
公开/公告日2009-09-10
原文格式PDF
申请/专利权人 TOKYO ELECTRON LTD;TOHOKU UNIV;
申请/专利号JP20080217257
申请日2008-08-26
分类号H01L21/768;C23C16/18;H01L21/285;
国家 JP
入库时间 2022-08-21 19:44:04