首页> 外国专利> INTEGRATED BONDLINE SPACERS FOR WAFER LEVEL PACKAGED CIRCUIT DEVICES

INTEGRATED BONDLINE SPACERS FOR WAFER LEVEL PACKAGED CIRCUIT DEVICES

机译:晶圆级封装设备的集成绑定线间隔

摘要

A method of forming a wafer level packaged circuit device ,the method comprising forming a device wafer, forming a cap wafer,forming a cap wafer, forming,on either, one or more material layers used in the formation of either the cap wafer or the device wafer, and left remaining in a region of a substrate of either the cap wafer or the device wafer, and bonding the cap wafer to the device wafer.
机译:一种形成晶片级封装电路装置的方法,该方法包括形成装置晶片,形成盖晶片,形成盖晶片,在用于形成盖晶片或形成盖晶片的一个或多个材料层上形成。器件晶片,并保留在盖晶片或器件晶片的衬底区域中,并将盖晶片键合到器件晶片。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号