首页> 中国专利> 检测集成电路的衬底经由其背面的可能减薄的方法、以及相关联的器件

检测集成电路的衬底经由其背面的可能减薄的方法、以及相关联的器件

摘要

半导体衬底包括掩埋半导体层和半导体阱。一种用于检测半导体衬底经由其背面的可能减薄的器件被形成在半导体阱上和半导体阱中。该器件是包括输入端子和输出端子的非反相缓冲器,该器件在供应端子与参考端子之间被供电,其中掩埋半导体层提供供应端子。控制电路向输入端子递送处于第一状态的输入信号,并且如果响应于输入信号处于与第一状态不同的第二状态,信号在输出端子处被生成,则输出指示检测到衬底的减薄的控制信号。

著录项

  • 公开/公告号CN109946584B

    专利类型发明专利

  • 公开/公告日2021-07-06

    原文格式PDF

  • 申请/专利权人 意法半导体(鲁塞)公司;

    申请/专利号CN201811475025.1

  • 发明设计人 A·萨拉菲亚诺斯;A·马扎基;

    申请日2018-12-04

  • 分类号G01R31/28(20060101);H01L23/544(20060101);H01L23/00(20060101);

  • 代理机构11256 北京市金杜律师事务所;

  • 代理人王茂华;张曦

  • 地址 法国鲁塞

  • 入库时间 2022-08-23 12:05:07

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号