CMOS源极耦合高速分频器偏置电路的设计方法

摘要

本发明公开了一种CMOS源极耦合高速分频器偏置电路的设计方法，包括：从晶圆厂商提供的PDK文档或模型文件中，找出V_TN、K_TN、V_TP、α_μp和K_TP参数的数值；使用HSPICE(或其它EDA工具，如：Cadence、ADS)通过直流仿真得到V_gs；利用V_gs、V_TN、K_TN、V_TP、α_μp和K_TP参数求出所需偏置电流的温度系数和所需偏置电压的温度系数；根据求出的所需偏置电流的温度系数和所需偏置电压的温度系数设计出CMOS源极耦合高速分频器的偏置电路。利用本发明，源极耦合高速分频器消耗的功耗与绝对温度成一定比例关系，源极耦合高速分频器的最高工作频率和输出振幅基本保持不变，降低了源极耦合高速分频器的功耗，提高了源极耦合高速分频器的工作速度。