技术领域
本发明涉及一种增强型GaN基高电子迁移率晶体管及其制备方法,属于半导体器件技术领域。
背景技术
III族氮化物半导体材料是第三代半导体材料,具有禁带宽度大、电子饱和速度高、且耐高温、耐高压、抗辐射等优良特性,是制备电力电子器件的理想材料。GaN基高迁移率晶体管(HEMT)比基于Si、GaAs材料的电力电子器件在高温、高频、大功率领域具有更广阔的应用前景。AlGaN/GaN异质结是GaN基HEMT器件的基本结构,由于GaN材料独特的自发极化和压电极化效应,GaN基HEMT器件沟道处天然存在高浓度的二维电子气(2DEG)。因此传统的GaN基HEMT器件在为加电压时就存在电流,工作电压为负值,是耗尽型(常开型)器件。而为了简化后期栅极驱动电路设计的复杂程度,降低成本,工业界更需要增强型(常关型)器件。实现增强型器件的原理在于耗尽AlGaN/GaN异质结处的2DEG,通过工艺技术手段,目前有多种方法可以实现。其中在栅极下长一层p-GaN这种方法工艺可控性强,能够大规模重复生产,是目前工业界最常采用的增强型方法。但是GaN材料在生长过程中不可避免存在缺陷,这些缺陷会影响HEMT器件的性能。传统p-GaN栅结构HETM器件的阈值电压较低,栅极击穿电压有提升空间,且由于缺陷的存在,会存在关态漏电流,从而降低器件性能。氧化镓(Ga
发明内容
本发明的目的在于提供一种增强型GaN基高电子迁移率晶体管,可提高器件阈值电压和栅极击穿电压,降低器件的关态栅极漏电流,提高器件性能。
本发明的目的通过以下技术方案实现:
一种增强型GaN基高电子迁移率晶体管,其结构自下而上依次包括:
一衬底层;
一GaN缓冲层;
一AlGaN势垒层;
一p-GaN层;
一Ga
源电极和漏电极,设置在AlGaN势垒层上;
栅电极,设置在Ga
优选的,p-GaN层的厚度为在零偏压条件下,耗尽GaN缓冲层和AlGaN势垒层之间形成的高密度的二维电子气。
优选的,还包括SiN钝化层,所述SiN钝化层设置于晶体管表面。
优选的,所述栅电极为条形栅电极。
优选的,所述栅电极为环形栅电极。
优选的,所述GaN缓冲层厚度为1~5μm;AlGaN势垒层厚度为15~25nm,Al组分0.2-0.3之间;p-GaN层厚度为40-70nm,其中Mg掺杂浓度为1*10
本发明还公开了上述的增强型GaN基高电子迁移率晶体管的制备方法,其特征在于其步骤包括:
(1)在衬底层上依次生长GaN缓冲层、AlGaN势垒层,p-GaN层;
(2)将剥离下来的氧化镓层转移到以上结构的p-GaN/AlGaN/GaN样品的p-GaN层上;其中氧化镓层的生长和剥离方法为现有技术,可以参考文献3和4;
(3)将非栅区域的Ga
(4)在AlGaN势垒层上蒸镀金属,之后进行快速热退火,使金属与GaN层形成欧姆接触,得到源电极和漏电极;
(5)栅极区域蒸镀金属,并与Ga
优选的,还包括步骤(6)和步骤(7):
(6)用PECVD在晶体管表面生长SiN钝化层;
(7)采用RIE法刻蚀出源电极、漏电极和栅电极窗口。
优选的,完成步骤(2)之后,对器件进行清洗后再刻蚀。
优选的,清洗具体为将器件放入浓硫酸和双氧水混合液中浸泡,然后放入氨水和双氧水混合液中水浴加热浸泡,再放入KOH和双氧水混合液中浸泡,去离子水清洗,然后依次置于丙酮、乙醇中超声处理,最后放入去离子水中清洗,烘干。
优选的,所述步骤(3)具体为:
在器件表面生长一层SiN材料作为非栅区域的刻蚀掩膜,用光刻技术在SiN材料表面做出栅图案,然后用RIE设备刻蚀非栅区域的SiN材料,保证只有栅区域存在SiN材料;
用ICP法分步刻蚀非栅区域的Ga
将器件浸泡到BOE溶液去除栅区域的SiN材料。优选的,步骤(6)中先将基片用ICP刻蚀技术进行台面隔离,然后在基片上制备源漏电极和栅电极,形成p-GaN增强型HEMT器件。
本发明的HEMT器件结构中,由于GaN料的自发极化和压电极化效应,GaN和AlGaN层之间会形成高密度的二维电子气(2DEG);在零偏压时,p-GaN层能够耗尽上述沟道中的2DEG,使器件得到增强型性能;氧化镓与p-GaN在栅下形成p-n结,与栅极共同调控沟道载流子。
与传统增强型p-GaN栅结构GaN基HEMT器件相比,本发明的有益效果如下:
1、提高器件的正向阈值电压:氧化镓的禁带宽度(4.8eV)大于氮化镓的禁带宽度(3.4eV),Ga
2、提高器件的栅极击穿电压:在相同正向电压下,与传统p-GaN栅结构HEMT器件相比,Ga
3、降低器件的关态漏电流:在器件未开启时,Ga
附图说明
图1是增强型GaN基高电子迁移率晶体管的截面图。
图2是增强型GaN基高电子迁移率晶体管和传统p-GaN栅结构GaN基HEMT器件零偏压时导带和费米能级图。
图3是增强型GaN基高电子迁移率晶体管和传统p-GaN栅结构GaN基HEMT器件零偏压时施主缺陷电离浓度图。
图4是增强型GaN基高电子迁移率晶体管和传统p-GaN栅结构GaN基HEMT器件在栅极偏压为8V时的电场强度分布图。
图5为实施例2的增强型GaN基高电子迁移率晶体管的结构示意图,其中衬底未示出。
图6为实施例3的增强型GaN基高电子迁移率晶体管的俯视图。
具体实施方式
以下是结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1增强型GaN基高电子迁移率晶体管的制备方法
第一步,清洗材料。
首先将样品放入浓硫酸和双氧水(浓硫酸:双氧水=7:3)混合液中浸泡10分钟。然后将样品放入稀释后的氨水(20%)和双氧水混合液(稀释后氨水:双氧水=6:1)中,水浴加热10分钟,水浴温度设置为85℃。再将样品放入KOH:双氧水=1:2的水溶液中浸泡10分钟,最后用去离子水洗净。用上述一系列酸碱等溶液对样品进行清洗可以有效除去样品表面的氧化物以及难溶于丙酮的化合物和杂质。之后再对样品进行传统的清洗步骤,先把样品放在丙酮中超声10分钟,超声功率设置为100W,用来去除样品表面的有机物杂质;然后将样品放入乙醇溶液中超声10分钟(超声功率100W),去除残留的丙酮;最后放入去离子水中清洗,存入烘箱(110℃)中4分钟。至此,制备前的清洗步骤完成。
其中样品的结构自下而上依次包括:衬底层、GaN缓冲层、AlGaN势垒层、p-GaN层。
第二步,非栅区域p-GaN层的刻蚀。
2.1.在样品表面生长200nmSiN材料用做非栅区域p-GaN刻蚀掩膜。运用等离子体增强化学气相沉积(PECVD)法,腔体内通SiH4/N2,生长温度为350℃,生长半个小时。运用海洋光学透射镜测试得到样品表面生长的SiN厚度为200nm。
2.2.由于栅极的尺寸较小(1μm),因此常规的光刻不满足栅极图形的制备。运用电子束光刻,做出环形栅图形。
2.3.非栅区域SiN的刻蚀。运用反应离子刻蚀(RIE)设备刻蚀非栅区域的SiN材料,腔体中通CF4/O2(30/10sccm),功率为150W,压强为4Pa,刻蚀时间设置为90s。由于下层GaN材料对这两种气体耐受,因此这一步骤可以稍微过刻以保证非栅区域的SiN材料被完全刻蚀。至此,只有环形栅区域存在SiN材料。
2.4.刻蚀非栅区域p-GaN材料。通过电感耦合等离子体(ICP)方法分步刻蚀Ga2O3和p-GaN材料。腔体中通Cl2/BCl3,这两种气体可以刻蚀掉GaN材料,但是不能刻蚀SiN材料,因此非栅区域的p-GaN可以被刻蚀掉。通过多次反复实验,摸索刻蚀条件,控制刻蚀时间,精确刻蚀掉Ga2O3材料和p-GaN材料。由于ICP刻蚀会损伤下方AlGaN势垒层材料,影响沟道中电子浓度,因此进行完刻蚀试验后,用KOH:H2O2溶液水浴加热浸泡,修复刻蚀损伤。至此,非栅区域的p-GaN材料都被刻蚀掉,仅有环形栅上方存在200nmSiN材料。
2.5.去除栅极上方SiN材料。将样品浸泡到BOE溶液中约10s,用来去除SiN材料,之后用去离子水清洗样品。至此,非栅区域的p-GaN材料刻蚀完毕。
第三步,制备源漏电极。
3.1.光刻源漏电极图形。光刻胶采用AZ1500,光刻、显影露出源漏电极区域。让后用去离子水洗去粘附在器件表面的光刻胶和显影液,在90℃环境下烘干4min,用来坚固光刻胶。
3.2.由于源漏电极需要在GaN层沟道电子处淀积,因此在淀积源漏金属前需要用ICP刻蚀源漏区域到达GaN层。与刻蚀p-GaN层的条件相同,改变刻蚀时间。刻蚀之后将样品浸泡在HCl溶液中,洗去样品表面的氧化物,为淀积金属做准备,提高淀积金属质量。
3.3.采用PVD电子束蒸发台在源漏区域蒸镀Ti/Al/Ni/Au(30/200/50/150nm),之后进行将样品浸泡在丙酮中剥离源漏金属,若有些金属难以剥离,可以在低功率(20W)条件中超声一下。然后用去离子水清洗样品,烘干样品。最后在N2环境中用840℃快速高温退火30s,完成源漏电极与沟道中电子形成欧姆接触。
第四步,制备栅电极。电子束曝光形成环形栅图形,之后采用PVD电子束蒸发台在栅极区域蒸镀Ni/Au(40/100nm),栅极与p-GaN之间为肖特基接触。
第五步,生长钝化层。为了延缓器件在空气中的使用寿命,降低表面态,抑制器件电流崩塌效应,上述步骤完成后我们在样品上生长200nmSiN,生长条件同第一步。
第六步,开介质层窗口用于测试。
6.1.曝光、显影电极(栅、源、漏)图形。为了减小套刻难度,一般这个图形可以小于电极图形。光刻胶采用AZ1500,光刻、显影、去离子水清洗,最后烘干,完成用于后期测试的电极图形。
6.2.刻蚀电极部分的SiN材料。运用RIE,条件与第一步中刻蚀条件相同,刻蚀掉用于测试的电极部分的SiN材料。
6.3.采用PVD电子束蒸发台,蒸镀200nmAu用于后期测试。至此,器件制备完成。
本实施例采用SiN材料做刻蚀p-GaN的掩膜,且先蒸镀源漏金属,再蒸镀栅金属,由于栅极制备要求肖特基接触,这种方法能够避免栅极在制备源漏电极欧姆接触退火时受到损坏。
采用环形栅结构,环形栅结构的优点有:1.栅下p-GaN高阻层用作隔离区域,无需台面隔离这一步工艺,避免了器件在大功率刻蚀下的损伤。2.源漏电极完全被高阻层隔开,阻隔了源漏之间电子泄露路径,提高了器件性能。
实施例2
如图1和图5所示,本增强型GaN基高电子迁移率晶体管,其结构自下而上依次包括:
一蓝宝石衬底层1;
一GaN缓冲层2,非故意掺杂,厚度2μm;
一AlGaN势垒层3,Al组分0.25,厚度20nm;
一环形p-GaN层4,Mg掺杂浓度为5*10
一环形Ga
源电极6和漏电极7,设置在AlGaN势垒层上,为欧姆接触;
环形栅电极8,设置在Ga
检测该HEMT器件与传统p-GaN栅结构GaN基HEMT器件的零偏压时导带和费米能级、零偏压时施主缺陷电离浓度、栅极偏压为8V时的电场强度分布图,结果分别如图2、图3、图4所示。如图2所示,由于Ga
其中传统p-GaN栅结构GaN基HEMT器件的结构为:
一蓝宝石衬底层;
一GaN缓冲层,非故意掺杂,厚度2μm;
一AlGaN势垒层,Al组分0.25,厚度20nm;
一环形p-GaN层,Mg掺杂浓度为5*10
源电极和漏电极,设置在AlGaN势垒层上;
环形栅电极,设置在p-GaN层上,长宽与p-GaN层保持一致,且设置在所述源电极和漏电极之间,将源电极和漏电极间隔开。
实施例3
如图6所示,本增强型GaN基高电子迁移率晶体管,其结构自下而上依次包括:
一Si衬底层;
一GaN缓冲层,非故意掺杂,厚度1μm;
一AlGaN势垒层,Al组分0.2,厚度15nm;
一条形p-GaN层,Mg掺杂浓度为1*10
一条形Ga
源电极和漏电极,设置在AlGaN势垒层上,为欧姆接触;
条形栅电极,设置在Ga
实施例4
本增强型GaN基高电子迁移率晶体管,其结构自下而上依次包括:
一SiC衬底层;
一GaN缓冲层,非故意掺杂,厚度5μm;
一AlGaN势垒层,Al组分0.3,厚度25nm;
一条形p-GaN层,Mg掺杂浓度为1*10
一条形Ga
源电极和漏电极,设置在AlGaN势垒层上,为欧姆接触;
条形栅电极,设置在Ga
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。
参考文献:
1、TL.Wu,D.Marcon,SZ.You,N.Posthuma,B.Bakeroot,S.Stoffels,M.Van Hove,G.Groeseneken,S.Decoutere,S.Stefaan,“Forward Bias Gate Breakdown MechanisminEnhancement-Mode p-GaN Gate AlGaN/GaN High-electron Mobility Transistors,”IEEE Electron Device Lett.,vol.36,no.10,pp.1001-1003,Oct.2015.
2、J.Montes,C.Yang,H.Fu,T.H.Yang,K.Fu,H.Chen,J.Zhou,X.Huang,andY.Zhao,“Demonstration of mechanically exfoliatedβ-Ga
3、J.Montes,C.Yang,H.Fu,T.H.Yang,K.Fu,H.Chen,J.Zhou,X.Huang,andY.Zhao,“Demonstration of mechanically exfoliatedβ-Ga
4、Yang Liu,Lai Wang,Yuantao Zhang,Xin Dong,Xiankai Sun,Zhibiao Hao,YiLuo,Changzheng Sun,Yanjuun Han,Bing Xiong,Jian Wang,and Hongtao Li,“Demonstration of n-Ga2O3/p-GaN Diodes by Wet-Etching Lift-Off and Transfer-PrintTechnique,”IEEE Electron Device Lett.,vol.42,no.4,pp.509-512,Apr.2021.
机译: GaN基高电子迁移率晶体管结构及其制备方法
机译: 使用增强型氮化镓(GaN)高电子迁移率晶体管(HEMT)的多功能电源控制电路
机译: 用于GaN基高电子迁移率晶体管的外延多层结构和包含该结构的晶体管