一种带异步置位复位的CMOS混合型SR忆阻锁存器电路

摘要

本发明公开了一种带异步置位复位的CMOS混合型SR忆阻锁存器电路，包括二个模块：SR忆阻锁存器模块以及忆阻异步置位复位功能模块。SR忆阻锁存器模块包括第一MOS管T1、第二MOS管T2、第三MOS管T3、第四MOS管T4、第五MOS管T5、第六MOS管T6、第一忆阻器M1、第一反相器N1和第二反相器N2以及第一电阻R1；忆阻异步置位复位功能模块包括第二忆阻器M2、第三忆阻器M3、第四忆阻器M4、第五忆阻器M5以及第三反相器N3；SR忆阻锁存器模块由忆阻器与CMOS混合构成，电路具有非易失性。忆阻异步置位复位功能模块由忆阻器构成的与门和或门构建而成，利用忆阻逻辑门电路最大化简化电路结构从而减少元器件数量。

说明书

技术领域

本发明属于电路设计技术领域，涉及一种功能齐全的SR忆阻锁存器电路，具体涉及一种带异步置位复位的CMOS混合型SR忆阻锁存器电路，实现电平触发、具有非易失性的特点和异步置位复位功能。

背景技术

忆阻器最早于1971年被提出，作为新型器件已经获得越来越多的关注。忆阻器具有非易失性和滞回等特性，利用这些特性可以将其应用于混沌电路、神经网络、数字逻辑电路等领域，尤其是存储电路，忆阻器的非易失特性在存储电路的应用具有巨大的优势，也取得了一系列的成果，例如数字电路基本触发器等。但目前忆阻器在触发器电路的设计，大部分还是基于传统存储电路进行改进，虽然用了忆阻器件，但整个电路的器件数并没有很大程度的减少，忆阻器可使电路结构更加简单的特性并未体现，电路复杂性带来的功耗过大等问题还是存在，因此本发明充分利用忆阻器的特性，与CMOS晶体管结合，采用新的结构设计混合型忆阻存储电路，拓展忆阻器在存储电路中的应用，为忆阻器在数字逻辑电路中的设计指引道路。

发明内容

针对现在技术和研究成本上所存在的问题，本发明提供了一种带异步置位复位的CMOS混合型SR忆阻锁存器电路，由CMOS和忆阻器构成，其中忆阻器采用Biolek阈值型忆阻器模型，在设计上可对该模型的最大阻值R

本发明解决技术问题所采取的技术方案如下：

一种带异步置位复位的CMOS混合型SR忆阻锁存器电路，包括SR忆阻锁存器模块和忆阻异步置位复位功能模块。其中，SR忆阻锁存器模块包括第一MOS管T

更进一步地，电压V

更进一步地，第一电阻R

更进一步地，SR锁存器的输入端S和R以及异步置位端SET和异步复位端RESET不能同时为高电平，上述端口在电路中均为高电平有效。

更进一步地，第二忆阻器M

更进一步地，第六MOS管T

更进一步地，该发明的优势在于：该电路拓展了忆阻器在数字逻辑电路中的应用，采用一种完全区别传统SR锁存器的电路结构，结构简单、所需元器件少，且对比同类型的基于忆阻器的数字逻辑电路设计，本发明在实现基本功能基础上，利用忆阻逻辑门电路为其添加额外的逻辑功能(异步置位、复位)，进一步扩大该发明的应用场景，为后续硬件设计指引道路。

与现有技术相比，本发明提出了一种带异步置位复位的CMOS混合型SR忆阻锁存器，其设计思路是将1个电平SR忆阻锁存器模块和一个忆阻异步置位复位模块构成SR忆阻锁存器电路。SR忆阻锁存器模块由忆阻器与CMOS混合构成，电路具有非易失性，使得电路具有断电存储的功能。忆阻异步置位复位模块由忆阻器构成的与门、或门以及反相器构建而成，电路结构简单，该模块使SR忆阻锁存器具有异步置位和复位的功能。本发明采用Biolek阈值型忆阻器模型，利用该阈值型忆阻器与CMOS实现了带异步置位复位功能的混合型SR忆阻锁存器，电路具有非易失性，拥有异步置位和复位功能。该发明区别于现有类似的设计优势在于电路结构得到极大简化，可应用于其他电路，且在实现基本功能的基础上拥有额外的异步置位复位功能。

附图说明

图1是本发明的电路结构框图。

图2是本发明所采用忆阻器的电路符号。

图3是本发明所采用阈值型忆阻器模型的电流-电压曲线图。

图4是本发明的具体电路结构图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及发明实例，对本发明进一步说明。

图1是本发明的电路结构框图，整个电路包括SR忆阻锁存模块和忆阻异步置位复位模块，其中SR忆阻锁存模块由忆阻器与CMOS晶体管混合构成，电路结构简单，器件数较传统SR锁存器得到较大减少且功能齐全。忆阻异步置位复位模块由忆阻器构成的与门和或门构建而成，实现电路异步置位和复位功能。整个电路使用的器件数量小，功能齐全，且具有非易失性

图2是本发明采用Biolek提出的阈值型忆阻器模型的电路符号，假设有黑色线段一端为负端，另一端为正端。图3为Biolek阈值型忆阻器在外加正弦激励信号下的电流-电压波形。图3可以看出，该忆阻器模型具有滞回特性和阈值特性，正负电压下都各具有1个阈值：+V

图4是本发明带异步置位复位功能的CMOS混合型SR忆阻锁存器具体电路图，其中V

1、当异步置位复位端SET以及RESET均为低电平也即逻辑0，且CP为高电平时：

(1)若SR锁存器S＝1，R＝0时，CP＝1使得第一MOS管T

(2)当S＝0，R＝1时，CP＝1使得第一MOS管T

(3)当S＝0，R＝0时，CP＝1使得第一MOS管T

上述(1)、(2)、(3)三种情况分别实现了SR锁存器的置1，置0，保持功能。其区别其他类似发明特点在于：利用忆阻器的记忆及阈值特性存储对应的电阻值，简化电路工作步骤，降低功耗，输出稳定，且在系统发生断电时，忆阻器中存储的电阻值保持不变从而起到断电保持的能力。

2、当异步置位复位端SET/RESET均为逻辑0，且CP为低电平时：

(1)若CP由1转变为0的时刻输出端Q

CP＝0导致第一MOS管T

(2)若CP由1转变为0的时刻输出端Q

CP＝0导致第一MOS管T

上述2种情况实现了CP为逻辑0时，输出端根据先前的输出状态保持对应状态的功能，其特点在于：利用先前忆阻器存储的阻值大小利用分压原理输出对应的逻辑电平，利用这种方法最大化简化电路结构，且工作原理不复杂，易于仿真和调整

3、异步置位复位端SET为逻辑1，RESET为逻辑0时：

只要SET＝1，无论SR锁存器模块的输出端Q

4、异步置位复位端SET为逻辑0，RESET为逻辑1时：

只要RESET＝1，由第四忆阻器M

在本发明中，电压V

在本发明中，第一电阻R

在本发明中，置位端S和复位端R以及异步置位端SET和异步复位端RESET不能同时为高电平，且上述端口在电路中均为高电平有效。

在本发明中，第二忆阻器M

在本发明中，第六MOS管T

在本发明中，对比其他类似发明，其优势在于：

①结构新颖且简单，所需元器件少进而一些功耗大等问题得到解决；

②以本发明为基础可进一步设计其他数字逻辑电路(边沿触发器，计数器等)；

③在实现基本逻辑功前提下，且能实现传统SR锁存器所没有的额外的逻辑功能(异步置位复位)；

本发明所提供的一种带异步置位复位功能的CMOS混合型SR忆阻锁存器，电路性能稳定，具有非易失性，电路具有异步置位和复位功能，且电路仿真测试效果良好。可根据具本发明具体电路图进行实际样品的制作。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、替换和改进等，均应包含在本发明的保护范围内。